

Image data processing device and liquid crystal display device

Publication number: CN1471075
 Publication date: 2004-01-28
 Inventor: URUU SOMETANI (JP); GOTAKA OKUDA (JP); MASAKI YAMAKAWA (JP)
 Applicant: MITSUBISHI ELECTRIC CORP (JP)
 Classification:
 - international: G02F1/133; G09G3/20; G09G3/36; H04N5/66; G02F1/13; G09G3/20; G09G3/36; H04N5/66; (IPC1-7): G09G5/00; G09G3/36
 - European: G09G3/36C
 Application number: CN20031049257 20030616
 Priority number(s): JP20020174325 20020614; JP20020258684 20020904; JP20020280954 20020926; JP20020365375 20021217


Also published as:

US7034788 (B2)
 US2003231158 (A1)
 JP2004163842 (A)
 TW245257B (B)
 CN1293760C (C)

Report a data error here

Abstract not available for CN1471075
 Abstract of corresponding document: **US2003231158**

A coding circuit codes present image data of a pixel which is received as raster data and a delay circuit stores a coded image data for one frame period and outputs one-frame preceding image data of the pixel in accordance with an input of the coded image data. First and second decoder circuits decode coded image data and one-frame preceding coded image data, respectively, a variation-amount calculation circuit calculates variation-amount data of both decoded image data, and an one-frame preceding image reproduction circuit reproduces one-frame preceding reproduced image data. An image data correction circuit generates corrected present image data on the basis of the present image data and the one-frame preceding reproduced image data.



Data supplied from the esp@cenet database - Worldwide

1. The first part of the document is a list of names and addresses of the members of the committee.



[12] 发明专利申请公开说明书

[21] 申请号 03149257.6

[43] 公开日 2004 年 1 月 28 日

[11] 公开号 CN 1471075A

[22] 申请日 2003.6.16 [21] 申请号 03149257.6
[30] 优先权

[32] 2002. 6. 14 [33] JP [31] 174325/2002

[32] 2002. 9. 4 [33] JP [31] 258684/2002

[32] 2002. 9. 26 [33] JP [31] 280954/2002

[32] 2002. 12. 17 [33] JP [31] 365375/2002

[71] 申请人 三菱电机株式会社

地址 日本东京都

[72] 发明人 染谷润 奥田悟崇 山川正树
小田恭一郎

[74] 专利代理机构 中国专利代理(香港)有限公司


代理人 杨 凯 王忠忠

权利要求书 5 页 说明书 64 页 附图 35 页

[54] 发明名称 图象数据处理装置和液晶显示装置

[57] 摘要

本发明提供：不增加图象数据处理部的存储容量且不会产生画质的劣化，根据运动图象的亮度变化及周围温度的变化可正确控制液晶的响应速度的液晶显示装置。电路 4 对作为光栅数据接收的某象素的当前图象数据 $Di1$ 编码，电路 5 将编码图象数据 $Da1$ 存储一个帧周期，同时，响应数据 $Da1$ 的输入，输出该象素的一帧前的图象数据 $Da0$ 。电路 6、7 对数据 $Da1$ 、 $Da0$ 解码，电路 8 计算解码数据 $Db1$ 、 $Db0$ 的变化量数据 $Dv1$ ，电路 9 再现一帧前再现图象数据 $Dp0$ 。电路 10 根据温度控制部 12 的控制信号 $TP1$ 及两图象数据 $Di1$ 、 $Dp0$ ，生成补正当前图象数据 $Dj1$ 。



ISSN 1008-4274

知识产权出版社出版

请即刻仔细核查文本		
am	2008-01-02	pm
若有误,速通知检索处		

1. 一种图象数据处理装置, 根据各象素的灰度值随时间的变化, 对表示与液晶所施加的电压对应的图象的所述各象素的灰度值的图象
5 数据进行补正并输出, 其包括:

编码电路, 对当前帧的图象数据编码, 输出与该当前帧的图象数据对应的编码图象数据;

第1解码电路, 对所述编码电路输出的编码图象数据解码, 输出与
所述当前帧的图象数据对应的第1解码图象数据;

- 10 延迟电路, 将所述编码电路输出的编码图象数据延迟相当于一个帧的周期, 输出与
所述当前帧的一帧前的图象数据对应的编码图象数据;

第2解码电路, 对所述延迟电路输出的编码图象数据解码, 输出与
所述当前帧的一帧前的图象数据对应的第2解码图象数据;

- 变化量计算电路, 根据所述第1解码图象数据及所述第2解码图象数
15 据, 计算所述当前帧和该当前帧的一帧前的图象之间的灰度值的变化量;

图象再现电路, 根据所述当前帧的图象数据及所述变化量, 再现与
所述当前帧的一帧前的图象数据对应的一帧前再现图象数据;

- 补正电路, 根据所述当前帧的图象数据及所述一帧前再现图象数
20 据, 补正所述当前帧的图象数据。

2. 如权利要求1所述的图象数据处理装置, 其特征在于,

补正电路具有存储补正后的当前帧的图象数据的查用表, 根据当前帧的
图象数据及一帧前再现图象数据, 从所述查用表读出补正后的
图象数据。

- 25 3. 如权利要求2所述的图象数据处理装置, 其特征在于,

补正电路包括: 数据变换电路, 其通过削减当前帧的图象数据及
一帧前再现图象数据之一或两者的量子化比特数, 输出比特数变换后

- 的当前帧的图象数据和/或比特数变换后的一帧前再现图象数据，
- 根据所述比特数变换后的当前帧的图象数据和所述比特数变换后的一帧前再现图象数据、所述比特数变换后的当前帧的图象数据和所述一帧前再现图象数据，或者，所述当前帧的图象数据和所述比特数变换后的一帧前再现图象数据，从查用表读出补正的图象数据。
- 5 4. 如权利要求3所述的图象数据处理装置，其特征在于，还包括：
限制电路，根据当前帧的图象数据和一帧前再现图象数据的差分，限制从查用表读出的图象数据的灰度值。
5. 如权利要求1所述的图象数据处理装置，其特征在于，
- 10 补正电路根据液晶或该液晶附近的温度，限制当前帧的图象数据的补正量。
6. 如权利要求5所述的图象数据处理装置，其特征在于，
补正电路具有存储有以不同的补正量补正的所述当前帧的图象数据的多个查用表，
- 15 根据所述当前帧的图象数据和所述一帧前再现图象数据以及液晶或该液晶附近的温度，从所述查用表之一读出补正的所述当前帧的图象数据。
7. 一种图象数据处理装置，根据各象素的灰度值随时间的变化，对表示与液晶所施加的电压对应的图象的所述各象素的灰度值的图象
- 20 数据进行补正并输出，其包括：
编码电路，以规定的压缩率对当前帧的图象数据编码，输出与该当前帧的图象数据对应的编码图象数据；
第1解码电路，对所述编码电路输出的所述编码图象数据解码，输出与所述当前帧的图象数据对应的第1解码图象数据；
- 25 存储器控制电路，将所述编码电路输出的所述编码图象数据写入存储器，延迟相当于一个帧的周期后读出；
第2解码电路，对所述存储器控制电路输出的所述编码图象数据解

码, 输出与所述当前帧的一帧前的图象数据对应的第2解码图象数据;

补正电路, 根据所述第1解码图象数据及第2解码图象数据, 补正所述当前帧的图象数据,

其特征在于,

- 5 所述编码电路设定所述当前帧的图象数据的压缩率, 使得所述存储器控制电路可在一个帧周期内向所述存储器进行所述编码图象数据的写入与读出。

8. 如权利要求1至7的任一项所述的图象数据处理装置, 其特征在于,

- 10 图象数据补正电路对所述当前帧的图象数据进行补正, 使得液晶在大致一个帧周期内达到与由当前帧的图象数据确定的灰度值对应的透射率。

9. 一种图象数据处理方法, 根据各象素的灰度值随时间的变化, 对表示与液晶所施加的电压对应的图象的所述各象素的灰度值的图象
15 数据进行补正并输出, 其特征在于:

对当前帧的图象数据编码, 生成与该当前帧的图象数据对应的编码图象数据;

- 根据与对所述编码图象数据解码而获得的所述当前帧图象数据对应的第1解码图象数据, 以及与使所述编码图象数据延迟相当于一个帧的
20 周期并对其解码而获得的所述当前帧的一帧前的图象数据对应的第2解码图象数据, 计算所述当前帧和该当前帧的一帧前的图象之间的灰度值的变化量;

根据计算的所述变化量及所述当前帧的图象数据, 再现与所述当前帧的一帧前的图象数据对应的一帧前再现图象数据;

- 25 根据再现的所述一帧前再现图象和所述当前帧的图象数据, 补正所述当前帧的图象数据。

10. 如权利要求9所述的图象数据处理方法, 其特征在于,

预先存储补正后的当前帧的图象数据, 根据当前帧的图象数据及一帧前再现图象数据, 读出所述图象数据。

11. 如权利要求10所述的图象数据处理方法, 其特征在于,
通过削减当前帧的图象数据及一帧前再现图象数据之一或两者的量子化比特数, 输出比特数变换后的当前帧的图象数据和/或比特数变换后的一帧前再现图象数据,

根据所述比特数变换后的当前帧的图象数据和所述比特数变换后的一帧前再现图象数据、所述比特数变换后的当前帧的图象数据和所述一帧前再现图象数据, 或者, 所述当前帧的图象数据和所述比特数变换后的一帧前再现图象数据, 读出补正的当前帧的图象数据。

12. 如权利要求11所述的图象数据处理方法, 其特征在于,
根据当前帧的图象数据和一帧前再现图象数据的差分, 限制读出的图象数据的灰度值。

13. 如权利要求9所述的图象数据处理方法, 其特征在于,
根据液晶或该液晶附近的温度, 限制当前帧的图象数据的补正量。

14. 如权利要求13所述的图象数据处理方法, 其特征在于,
预先存储多个以不同的补正量补正的所述当前帧的图象数据,
根据所述当前帧的图象数据和所述一帧前再现图象数据以及液晶或该液晶附近的温度, 读出补正的所述当前帧的图象数据。

15. 一种图象数据处理方法, 根据各象素的灰度值随时间的变化, 对表示与液晶所施加的电压对应的图象的所述各象素的灰度值的图象数据进行补正并输出, 其特征在于,

以规定的压缩率对当前帧的图象数据编码, 生成与该当前帧的图象数据对应的编码图象数据;

- 根据与由对所述编码图象数据解码而获得的所述当前帧的图象数据对应的第1解码图象数据, 以及, 将所述编码图象数据写入存储装置, 延迟相当于一个帧周期并解码而获得的所述当前帧的一帧前的图象数

据所对应的第2解码图象数据，补正所述当前帧的图象数据，

设定所述当前帧的图象数据的压缩率，使得可在一个帧周期内向所述存储装置进行所述编码图象数据的写入与读出。

16. 如权利要求9至15的任一项所述的图象数据处理方法，其特征
5 在于，

对所述当前帧的图象数据进行补正，使得液晶在大致一个帧周期内达到与由当前帧的图象数据确定的灰度值对应的透射率。

17. 一种液晶显示装置，其特征在于具有如权利要求 1 至 8 的任
一项所述的图象数据处理装置。

图象数据处理装置和液晶显示装置

5

技术领域

本发明涉及液晶显示装置，它具备①具备背光、液晶(液晶屏)及其驱动器的液晶显示屏(以下也称为LCD屏)，②根据外部输入的光栅数据的图象数据，生成确定施加于该屏的液晶的电压的补正图象数据

10 数据的图象数据处理装置，具体地说，涉及根据输入的运动图象的亮度变化优化液晶的响应速度(相当于单位时间中液晶的透射率的变化量)的LCD屏用图象数据的处理技术。

背景技术

15

由于液晶的透射率随累积响应效果而变化，因而LCD屏具有以下问题点，即，无法适当对应于表现出比液晶的响应速度快的亮度变化的输入运动图象。为了解决该问题点，有通过输入运动图象的亮度变化时的液晶驱动电压特意设定成比通常的驱动电压大来改善液晶的响应速度的方法的提案。

20

日本专利第2616652号的专利公报(专利文献1)详细记载了液晶显示装置的一个示例，其通过应用上述方法的液晶驱动可控制响应速度，以响应输入运动图象的亮度变化而加快液晶的响应速度。即，该文献1记载的液晶显示装置包括：顺次对提供运动画面的各画面中各像素的光栅图象数据进行A/D变换的A/D变换电路；保持输入运动画面的一帧量的图象数据的图象存储器(帧存储器)；比较某像素中

25 当前图象数据和该像素中一帧前的图象数据并输出亮度变化信号的比较电路；液晶屏的驱动电路及液晶屏。

接着，记载了该装置的动作。A/D变换电路以具有规定频率的采

样时钟对模拟形式的光栅图象数据进行采样并变换成数字形式的图象数据，将变换后的图象数据向图象存储器及比较电路输出。图象存储器根据各象素的图象数据的输入，将与该象素对应的地址中已存储的一帧前的图象数据读出，输出到比较电路，同时，输入的当前图象数据覆写到上述地址进行保存。这样，图象存储器将输入的各象素的当前图象数据延迟一个帧周期，起到延迟电路的功能。比较电路比较A/D变换电路输出的当前图象数据和图象存储器输出的一帧前的图象数据，将提供两数据间的图象的亮度变化的亮度变化信号和当前图象数据一起向驱动电路输出。驱动电路根据亮度变化信号，对亮度值增加的象素，向液晶屏施加比通常的液晶驱动电压高的驱动电压以驱动该屏的显示象素，另一方面，对亮度值减少的象素，则以比通常值低的驱动电压驱动该屏的显示象素。

但是，上述文献1所示液晶显示装置中，液晶屏的显示象素数变多，写入图象存储器的一帧量的图象数据数对应地增加，因而，作为图象存储器，有必须增大必要的存储容量的问题。

因而，从削减上述图象存储器的容量的观点看，日本专利第3041951号的专利公报(专利文献2)记载的液晶显示装置中提出有对4个象素分配上述图象存储器的一个地址的所谓间拔(間引き)处理方法。即，该先行文献2中，将纵横方向上每隔一个象素地间拔象素数据而剩下的各象素数据预先存储到上述图象存储器，同时，在进行上述图象存储器的读出动作时，通过3次读出与对应的已存储的象素的图象数据相同的图象数据，将被间拔象素用图象数据分配给间拔的邻接3个象素，从而可实现上述图象存储器的容量的削减。例如，位于坐标(a, A)的象素的图象数据若存储到上述图象存储器的地址0的区域，则读出地址0的图象数据并分配给(a, B)、(b, A)、(b, B)3个被间拔象素。

但是，在采用日本专利第3041951号的专利发明提第的方法的场合，会导致以下的问题点。如图46(A)~图46(D)所例示。

图46(A)表示第 n 帧中的各图象数据,图46(B)表示对图46(A)所示第 n 帧的图象进行间拔处理后的各图象数据,图46(C)表示通过上述读出处理对进行了间拔处理的各象素数据进行内插后的各图象数据,图46(D)表示一帧后的第 $(n+1)$ 帧中的各图象数据。如图46(A)、
5 图46(D)所示,第 n 帧的图象和第 $(n+1)$ 的帧的图象相同。

进行间拔处理的场合,如图46(C)所示,读出(A, a)的象素数据作为(B, a)、(B, b)的象素数据,读出(A, c)的象素数据作为(B, c)、(B, d)的象素数据。即,实际上,亮度值150的象素数据作为亮度值50的象素数据而读出。从而,当前帧与一帧前之间虽然图象没有变化,但是第 n 帧的地址(B, a)、(B, b)、(B, c)及(B, d)所对应的各
10 显示象素变成以比通常高的驱动电压驱动。

这样,进行间拔处理的场合,象素数据被间拔的部分无法进行正确的电压的控制,结果,由于不必要的电压的施加导致画质劣化。

[专利文献1]

15 专利第2616652号公报

[专利文献2]

专利第3041951号公报

[发明解决的问题]

如上所述,根据两先行专利发明,即使当前帧和其一帧前之间的亮度值发生变化的场合,通过将液晶驱动电压设定成大于通常的液晶驱动电压,也可改善液晶的响应速度。
20

但是,前者的先行专利发明(专利文献1),具有使表现为延迟功能的图象存储器的容量的增大化的问题点,后者的先行专利发明(专利文献2)中,具有随着存储器容量的削减会导致画质的劣化的问题点,两者都各有利弊。
25

而且,两先行专利发明仅仅考虑了输入运动画面的亮度值的变化量和液晶的响应速度的关系,而没有考虑研究液晶屏及其附近的温度和液晶的响应速度的关系。因而无法提供符合实用性的液晶显示

装置。

发明内容

5 本发明用于解决这样的未解决事项，其目的为提供：伴随间拔处理不发生画质劣化，可削减存储器容量，同时，根据输入运动画面的亮度值随时间的变化及液晶显示屏的周围温度的变化，通过适当控制向液晶施加的电压，可正确控制液晶的响应速度的液晶显示屏用图象数据处理技术。

10 而且，本发明的第2目的在于提供：伴随间拔处理不会发生画质劣化，可实现存储器容量的削减化的同时，根据输入运动画面的亮度值随时间的变化，通过适当控制向液晶施加的电压，可正确控制液晶的响应速度的液晶显示屏用图象数据处理技术。

[解决问题的手段]

15 本发明的主题是液晶显示屏用图象数据处理装置，包括：接收电路，具有顺次接收作为向前述液晶显示屏提供应显示运动画面的各象素的光栅数据的各图象数据的输入端和将前述接收图象数据作为当前图象数据顺次输出的输出端；编码电路，具有与前述接收电路的前述输出端连接的输入端及输出端，对前述当前图象数据编码，并从前述输出端输出编码图象数据；第1解码电路，具有与前述编码电路的前述输出端连接的输入端及输出端，对前述编码图象数据解
20 码，从前述输出端输出与前述当前图象数据对应的第1解码图象数据；延迟电路，具有与前述编码电路的前述输出端连接的输入端及输出端，将在前述输入端接收的前述编码图象数据延迟前述运动画面的一个帧周期，并将延迟后的前述编码图象数据作为延迟编码图象数据从前述输出端输出；第2解码电路，具有与前述延迟电路的前述输出端连接的输入端及输出端，在前述当前图象数据的输出时的前述一个帧周期之前的时刻，在前述输入端接收前述接收电路作为
25 前述当前图象数据而输出的一帧前图象数据的编码图象数据，对前

述接收编码图象数据解码,将与前述一帧前图象数据对应的第2解码
图象数据从前述输出端输出;变化量计算电路,具有与前述第1解码
电路的前述输出端及前述第2解码电路的前述输出端连接的输入端及
输出端,根据前述第1解码图象数据及前述第2解码图象数据,计算
5 前述当前图象数据和前述一帧前图象数据间的亮度值的变化量,将
获得的变化量数据从前述输出端输出;一帧前图象再现电路,具有
与前述接收电路的前述输出端及前述变化量计算电路的前述输出端
连接的输入端及输出端,根据前述当前图象数据及前述变化量数据,
再现前述一帧前图象数据,将获得的一帧前再现图象数据从前述输
10 出端输出;温度控制部,具有至少一个基准温度数据及输出端,对
前述液晶显示屏或其附近气体之一的温度数据和前述至少一个基准
温度数据进行比较,根据该比较结果,从前述输出端输出控制信号;
图象数据补正电路,具有与前述接收电路的前述输出端、前述一帧
前图象再现电路的前述输出端及前述温度控制部的前述输出端连接
15 的输入端及与前述液晶显示屏连接的输出端,(1)检测前述当前图象
数据的第1亮度值和前述一帧前再现图象数据的第2亮度值是否不
同,(2)前述第1及第2亮度值不同的场合,根据前述当前图象数据、
前述一帧前再现图象数据及前述控制信号,补正前述第1亮度值,将
提供补正后亮度值的补正当前图象数据从前述输出端输出,(3)前述
20 第1及第2亮度值一致的场合,将前述当前图象数据作为前述补正当
前图象数据从前述输出端输出。其特征在于,确定前述补正当前图
象数据,使根据前述补正当前图象数据,通过由前述液晶显示屏生
成的液晶施加电压而实现的液晶的透射率达到与经过前述一个帧周
期后的前述第1亮度值相当的第1透射率。

25

附图的简单说明

图1是表示实施例1的液晶显示装置的构成例的方框图。

图2是表示实施例1的图象数据处理电路中的动作的流程图。

图3是表示实施例1的图象数据补正电路的构成例的方框图。

图4是实施例1的LUT保有电路保有的数据结构示意图。

图5是表示图象数据的亮度变化时的液晶的响应速度的一例的图。

5 图6是表示图象数据的亮度无变化时的液晶的响应速度的一例的图。

图7是表示液晶的响应速度的一例的图。

图8是表示补正量的一例的图。

图9是表示补正候补当前图象数据的一例的图。

10 图10是表示图象数据的亮度变化时的液晶的响应速度的一例的图。

图11是表示液晶的响应速度的一例的图。

图12是表示补正量的一例的图。

图13是表示补正候补当前图象数据的一例的图。

15 图14是当前图象数据、补正当前图象数据及显示亮度间的关系的时序示意图。

图15是表示编码及解码处理产生的误差对一帧前再现图象数据有无影响的图。

20 图16是表示实施例1的图象数据补正电路的另一个构成例的方框图。

图17是表示实施例1的图象数据补正电路的又一个构成例的方框图。

图18是表示实施例2的图象数据补正电路的构成例的方框图。

25 图19是表示实施例2的变形例1的图象数据补正电路的构成例的方框图。

图20是被削减化LUT保有电路保有的数据结构示意图。

图21是内插电路的动作示意图。

图22是表示实施例2的变形例2的图象数据补正电路的构成例的方

框图。

图23是表示实施例3的液晶显示装置的构成例的方框图。

图24是表示实施例3的图象数据补正电路的构成例的方框图。

图25是实施例3的LUT保有电路保有的数据结构的示意图。

5 图26是补正当前图象数据的一例的示意图。

图27是表示实施例3的液晶显示装置中，由编码及解码处理产生的误差对一帧前再现图象数据有无影响的图。

图28是表示实施例3的变形例1的图象数据处理电路中的动作的流程图。

10 图29是表示实施例3的变形例1的图象数据补正电路的构成例的方框图。

图30是实施例3的变形例1的被削减化LUT保有电路具有的数据结构的示意图。

图31是表示实施例3的变形例1的内插电路的动作的示意图。

15 图32是实施例3的变形例2的图象数据处理电路的动作的流程图。

图33是表示实施例3的变形例2的图象数据补正电路的构成例的方框图。

图34是表示实施例4的液晶显示装置的构成例的方框图。

图35是表示实施例4的图象数据处理电路中的动作的流程图。

20 图36是实施例4的补正数据生成电路具有的LUT的示意图。

图37是表示实施例4中的压缩编码处理的图。

图38是表示实施例4中的压缩编码处理的图。

图39是表示实施例4中的压缩编码处理的图。

图40是表示实施例4的变形例1中的压缩编码处理的图。

25 图41是表示实施例4的变形例2的液晶显示装置的方框图。

图42是表示实施例4的变形例2中的间拔处理的图。

图43是表示实施例4的变形例2中的间拔处理的图。

图44是表示实施例4的变形例2中的平滑化处理的图。

图45是表示实施例4的变形例3的液晶显示装置的一例的方框图。

图46是表示先行文献中的间拔处理的问题点的图。

[符号的说明]

1 输入端子, 2 接收电路, 3 图象数据处理部, 4 编码电路, 5 延迟电路, 6 第1解码电路, 7 第2解码电路, 8 变化量计算电路, 9 一帧前图象再现电路, 10 图象数据补正电路, 11 液晶显示屏, 12 温度控制部, 13 第1查用表保有电路, 14 第2查用表保有电路, 15 补正量控制电路

10 发明的实施例

<实施例1及2的着眼点>

某温度(例如常温)下, 对应输入运动画面中的各象素的图象数据的亮度值变化, 优化向液晶屏的各显示象素施加的电压, 至少包含液晶屏的该屏的周围温度比上述某温度高的场合, 向液晶施加比适当的电压高的电压, 结果, 产生画质的劣化。即, 周围温度比常温高的场合, 液晶的响应速度比常温时快, 液晶的透射率从某值达到目标值的时间相对变短。因而, 补正电压直接采用常温时的补正电压时, 导致过度补正。即, 经过与一个帧周期相当的时间后的时刻的透射率变成比目标值大的值, 因而, 显示画面中的变亮部分变得过亮, 相反显示画面中的变暗部分变得过暗。相对地, 在周围温度比上述某温度低的场合则相反, 会产生补正不足。

本发明的实施例1及2着眼于这样的周围温度变化和液晶的响应速度的关系, 以该观点为基础, 根据输入运动画面中的图象数据的亮度值随时间的变化, 优化控制液晶的响应速度(根据上述亮度值随时间的变化, 加快液晶的响应速度)。

以下, 参照图面详述实施例1及2。

(实施例1)

图1是本实施例的液晶显示装置的方框图。该装置大致分成本装

置的核心部分的图象数据处理装置和与该图象数据处理装置连接的液晶显示屏11。图象数据处理装置由接收电路2、图象数据处理部3、温度控制部12构成。另外，液晶显示屏11由包含液晶及其驱动电极等的液晶屏、背光及驱动电路等构成，接收表示图象的亮度或浓度的补正图象数据(也称补正当前图象数据)Dj1，生成与接收的补正图象数据Dj1对应的电压并将该电压向液晶施加，进行显示动作。

这里，图象数据处理装置从输入的运动图象的图象数据生成确定向液晶施加的电压的补正图象数据Dj1，其功能概略记载如下。即，本装置，(1)生成可提供施加电压的至少2个不同温度下的补正图象数据的候补，该施加电压可根据图象数据的亮度值的随时间的变化使液晶的响应速度加快(2)根据液晶的周围温度的测定结果，从至少2个补正图象数据的候补中确定将在周围温度下可提供更佳的响应速度的1个候补作为最佳补正图象数据。

以下，说明可实现这样的功能的图象数据处理装置的各部的构成。

首先，接收电路2具有，顺次接收向液晶显示屏11提供应显示画面(运动画面)(以下，该画面称为当前图象)的各象素的各图象数据(光栅数据)的输入端子1和将接收的各图象数据作为当前图象数据Di1顺次输出的输出端。

接着，成为本体的图象数据处理部3由编码电路4、延迟电路5、第1解码电路6、第2解码电路7、变化量计算电路8、一帧前图象再现电路9及图象数据补正电路10构成，生成与当前图象数据Di1对应的补正当前图象数据Dj1。

首先，编码电路4具有与接收电路2的输出端连接的输入端及输出端，对输入的当前图象数据Di1编码，将编码图象数据Da1从其输出端输出。这里，作为该电路4中的当前图象数据Di1的编码方法，可采用例如FBTC或GBTC等的块编码(BTC)。或，JPEG中的2维离散余弦变换编码，JPEG-LS中的预测编码，或JPEG2000中的小波(wavelet)

变换等任意的静止图象用编码方式。另外，这样的静止图象用的编码方法也可以是编码前的图象数据和解码后的图象数据不完全一致的不可逆编码方式。

5 另外，第1解码电路6具有与编码电路4的上述输出端连接的输入端及输出端，对接收的编码图象数据Da1解码，将与当前图象数据Di1对应的第1解码图象数据Db1从其输出端输出。

10 另外，延迟电路5具有与编码电路4的上述输出端连接的输入端及与后述的第2解码电路7连接的输出端，在该输入端接收的编码图象数据Da1延迟由端子1接收的运动画面的一个帧周期，并将延迟后的编码图象数据Da1作为延迟编码图象数据Da0从上述输出端输出。从而，延迟电路5根据编码图象数据Da1的接收定时，将从编码图象数据Da1算起一个帧周期前的编码图象数据，作为延迟编码图象数据Da0输出。

15 这里，「一个帧周期」是指「接收某象素的数据，将与该数据对应的电压向成为与该象素对应的显示象素的液晶部分施加开始，接收下一帧中的相同位置的象素的数据，将与该数据对应的电压向上述液晶部分施加为止的时间」。

20 具有这样的延迟功能的该电路5，例如，由①兼备数据的读出及写入两功能的1个存储器(例如RAM)(未图示)和，②生成与由输入端子1接收的上述运动画面的同步信号(未图示)同步的指定该存储器的地址的读出/写入指令信号(地址信号)的定时电路(未图示)而构成(1存储器结构)。在该构成例的场合，本电路5根据当前的编码图象数据Da1的接收定时，(i)上述①存储器的地址(数据存储区域)内，从存储有从该编码图象数据Da1的接收时刻开始回溯到一个帧周期前的时刻中的编码图象数据的对象地址，读出上述一个帧周期前的编码
25 图象数据，将该读出数据作为延迟编码图象数据Da0输出，(ii)然后，立即将当前的编码图象数据Da1写入上述对象地址内。通过这样的动作，本电路5实现了对当前的编码图象数据Da1的延迟功能。本图象

数据处理部3中, 写入存储器的数据的数目和从存储器读出的数据的数目相同, 而且, 只是从与一个画面的左上位置的象素对应的存储区域所存储的图象数据起进行顺序读出, 与上述一例一样, 可以用一个存储器实现已存储的图象数据的读出和新图象数据的写入。

5 另外, 作为延迟电路5的其他构成例, 可采用通过上述定时电路同时进行地址指定的2个存储器(2存储器结构)。即, 该电路5响应当前的编码图象数据Da1的接收定时, 向一个存储器写入当前的编码图象数据Da1的同时, 从另一个存储器读出一个帧周期前已写入的上述一个帧周期前的编码图象数据, 将该读出数据作为延迟编码图象数据Da0输出。

10 如上所述, 延迟电路5进行使编码图象数据Da1延迟与一帧相当的期间的处理, 将对当前图象数据Di1的一帧前的图象数据编码后的延迟编码图象数据Da0输出。

15 这样, 延迟电路5不直接在存储器内存储当前图象数据Di1, 而是将已经数据压缩后的编码图象数据Da1存储到其构成要素的存储器内, 因而可容易削减该电路5的存储器容量。而且, 随着当前图象数据Di1的编码率(数据压缩率)提高, 可显著减少构成延迟电路5的存储器的容量。这是已述的2件先行专利发明中没有的优点。

20 而且, 第2解码电路7具有与延迟电路5的上述输出端连接的输入端及输出端, 对延迟电路5输出的延迟编码图象数据Da0解码。即, 在来自接收电路2的当前图象数据Di1的输出时的一个帧周期之前的时刻, 第2解码电路7在其输入端接收已由接收电路2作为原图象数据Di1而输出的一帧前图象数据的编码图象数据Da0, 对接收的编码图象数据Da0解码, 将与上述一帧前图象数据对应的第2解码图象数据Db0从其输出端输出。

25 而且, 变化量计算电路8具有与第1解码电路6的输出端及第2解码电路7的输出端连接的输入端及输出端, 根据第1解码图象数据Db1及第2解码图象数据Db0, 计算当前图象数据Di1和上述一帧前图象数据

间的亮度值的变化量, 获得的变化量数据Dv1从输出端输出。作为一例, 该电路8由减法电路构成, 通过从与当前图象的一帧前的图象对应的第2解码图象数据Db0减去与当前图象对应的第1解码图象数据Db1, 计算各个象素的变化量数据Dv1。

- 5 而且, 一帧前图象再现电路9具有与接收电路2的输出端及变化量计算电路8的输出端连接的输入端及输出端, 根据当前图象数据Di1及变化量数据Dv1再现一帧前图象数据Dp0, 将获得的一帧前再现图象数据Dp0从其输出端输出。具体地说, 该电路9由加法电路构成, 通过在当前图象数据Di1上加上变化量数据Dv1, 再现与从当前图象数据Di1算起一个帧周期前所对应的一帧前再现图象数据Dp0。

10 图象数据补正电路10是构成图象数据处理部3的核心部分的电路, 通过与后面的温度控制部12的关系, 可明白其电路布线及电路功能。因而, 在详细说明图象数据补正电路10之前, 记载了温度控制部12的构成。

- 15 温度控制部12具有至少一个基准温度(T0)的数据, 并具有输出控制信号TP1的输出端。该部12比较液晶显示屏11或其附近气体之一的温度数据(该温度数据定义为「周围温度数据」)和至少一个基准温度数据, 根据该比较结果, 将控制信号TP1从其输出端输出。作为一例, 温度控制部12由①可测定上述周围温度数据的温度传感器(另外, 温度传感器也可以是与温度控制部12分开的外带部件)和②具备与该温度传感器的输出端连接的第1输入端和施加了提供基准温度(T0)的数据的电平的第2输入端的比较器构成, 周围温度(T)在基准温度(T0)以下时, 该比较器输出作为第1电平(例如"1"电平)信号的控制信号TP1, 反之, 周围温度(T)比基准温度(T0)高时, 该比较器
- 20 输出作为第2电平(例如"0"电平)信号的控制信号TP1。

25 这里, 说一下上述周围温度的注意事项。即, 作为应测定温度的场所, 理想的情况是将液晶本身作为对象, 但是现实由于无法测定这样的温度, 取而代之, 采用液晶屏的表面温度, 或液晶屏附近的

气体的温度。由于液晶屏配置在LCD屏11内，结果，「周围温度」定义成「液晶显示屏11或其附近气体之一的温度」。

基于以上的温度控制部12的结构功能的记载，接着记载图象数据
5 补正电路10的结构功能。即，该电路10具有与接收电路2的输出端、
一帧前图象再现电路9的输出端及温度控制部12的输出端连接的输入
端及与液晶显示屏11连接的输出端，图象数据补正电路10，(1)检测
表示当前图象数据Di1的第1亮度值和表示一帧前再现图象数据Dp1的
第2亮度值是否不同，(2)第1及第2亮度值不同的场合，根据当前图
象数据Di1、一帧前再现图象数据Dp1及控制信号TP1对第1亮度值进
10 行补正，将提供补正后亮度值的补正当前图象数据Dj1从其输出端输
出。相对地，该电路10，(3)在第1及第2亮度值一致的场合，不补正
当前图象数据Di1，将其作为补正当前图象数据Dj1从其输出端输出。
该场合，确定补正当前图象数据Dj1，使根据补正当前图象数据Dj1，
由液晶显示屏11所生成的液晶施加电压而实现的液晶的透射率，在
15 从当前图象数据Di1的接收时开始经过一个帧周期后的时刻，达到与
第1亮度值相当的第1透射率。

换言之，图象数据补正电路10根据温度控制部12输出的控制信号
TP1执行控制动作，使得补正候补的图象数据的补正量成为对应周围
温度的适当的补正量。例如，由于液晶的响应速度随温度变化，因
20 而在温度比较高的场合，该电路10设定补正量为比较小的值，反之
温度比较低的场合，该电路10设定补正量为比较大的值，从而，可
控制该速度使液晶的响应速度成为适当的值。

最后，LCD屏11将根据补正当前图象数据Dj1作成的电压向液晶施
加，进行显示动作。

25 这里，图2是从整理的观点，表示以上记载的图1的图象数据处理
装置中的一系列动作的流程图。另外，图2中的处理的流程示意表示
了将一个运动画面中的某象素的当前图象数据补正成补正当前图象
数据的步骤，其他所有象素数据也顺次经过同样的步骤来补正。

首先, 当前图象数据编码步骤(St1)中, 由编码电路4对某一画面内的某象素相关的当前图象数据Di1编码, 生成编码图象数据Da1。

5 后续的编码图象数据延迟步骤(St2)中, 由延迟电路5使当前的编码图象数据Da1延迟与一帧相当的时间。从而, 当前时刻中, 从延迟电路5输出对当前图象数据Di1的一帧前的图象数据编码后的编码图象数据Da0。本步骤中, 更具体的处理为, 将当前图象数据Di1的一帧前的图象数据编码后的编码图象数据Da0从延迟电路5内的存储器(或其中一个存储器)中的规定的地址读出, 而且, 将当前的编码图象数据Da1作为当前时刻开始一帧后的将来的编码图象数据Da0, 覆
10 写到该存储器(或另一个存储器)中的上述规定的地址(或对应的地址)(或与读出同时并行地写入)。

而且, 编码图象数据解码步骤(St3)中, 由两解码电路6、7对两编码图象数据Da1、Da0同步解码, 生成两解码图象数据Db1、Db0。

15 后续的变化量数据计算步骤(St4)中, 由变化量计算电路8生成变化量数据Dv1。

后续的一帧前图象再现步骤(St5)中, 由一帧前图象再现电路9生成一帧前再现图象数据Dp0。

而且, 当前图象数据补正步骤(St6)中, 由图象数据补正电路10的动作生成与当前图象数据Di1对应的补正当前图象数据Dj1。

20 对当前图象数据Di1逐帧执行以上的各步骤St1~St6的动作。

接着, 说明本实施例核心的图象数据补正电路10的更具体的结构功能。

25 图象数据补正电路10, 一般由(A)具备与接收电路2的输出端及一帧前图象再现电路9的输出端连接的输入端和输出端的「至少2个查用表保有电路」和(B)具备与至少2个查用表保有电路的输出端及温度控制部12的输出端连接的输入端和与液晶显示屏11连接的输出端的「补正量控制电路」而构成。

(B)补正量控制电路根据控制信号TP1的指令, 从至少2个查用表

保有电路输出的至少2个补正候补当前图象数据中选择一个补正候补当前图象数据, 将被选择的补正候补当前图象数据作为补正当前图象数据Dj1, 从其输出端输出。

5 相对地, (A-1) 至少2个查用表保有电路之一的「第1查用表保有电路」具有第1温度(T1)中的「第1查用表」。该第1查用表具有「液晶显示屏11或其附近气体的温度为第1温度(T1)的状况下, 为了使液晶的透射率在一个帧周期内达到与第1亮度值相当的第1透射率, 对n比特信号的当前图象数据Di1的第1亮度值和相同n比特信号的一帧前再现图象数据Dp1的第2亮度值的每个组合预先求出的 $2^n \times 2^n$ 个用以提供第1候补值的第1补正图象数据」。第1查用表保有电路将第1查用表中的 $2^n \times 2^n$ 个第1补正图象数据中具有与当前图象数据Di1的第1亮度值和一帧前再现图象数据Dp1的第2亮度值的组合对应的第1候补值的第1补正图象数据, 作为至少2个补正候补当前图象数据之一的第1补正候补当前图象数据输出。

15 另外, (A-2) 至少2个查用表保有电路的另一个「第2查用表保有电路」具有与第1温度(T1)不同的第2温度(T2)下的「第2查用表」。这里, 第2查用表具有「液晶显示屏11或其附近气体的温度为第2温度(T2)的状况下, 为了使液晶的透射率在一个帧周期内达到第1透射率, 对当前图象数据Di1的第1亮度值和一帧前再现图象数据Dp1的第2亮度值的每个组合预先求出的 $2^n \times 2^n$ 个用以提供第2候补值的第2补正图象数据」。第2查用表保有电路将第2查用表中的 $2^n \times 2^n$ 个第2补正图象数据中具有与当前图象数据Di1的第1亮度值和一帧前再现图象数据Dp1的第2亮度值的组合对应的第2候补值的第2补正图象数据, 作为至少2个补正候补当前图象数据中另一个的第2补正候补当前图象数据输出。

25 接着, 说明上述的一般的构成中的温度控制部12具有1个基准温度(T0)的数据, 而且, 图象数据补正电路10具有2个查用表保有电路的情况下的图象数据补正电路10的结构功能。另外, 为了说明方便,

令 n 比特为8比特。当然， n 比特信号不限于8比特信号，可以是比特数为2以上的任意的整数值的信号。即， n 比特信号可以是，具有可通过图象数据处理生成实质的补正数据的比特数的信号。

图3是表示图象数据补正电路10的内部构成的一例的方框图。如图3所示，该电路10由①都具备与接收电路2的输出端及一帧前图象再现电路9的输出端连接的输入端的第1及第2查用表(以下查用表简称为LUT)保有电路13、14和②具有与两电路13、14的输出端连接的输入端的补正量控制电路15构成。其中，补正量控制电路15根据控制信号TP1的指令内容，选择第1LUT保有电路13输出的第1补正候补当前图象数据Dj2和第2LUT保有电路14输出的第2补正候补当前图象数据Dj3之一作为被选择的补正候补当前图象数据，即，作为补正当前图象数据Dj1而输出。从而，补正量控制电路15具有选择器的结构功能。

相对地，第1LUT保有电路13将基准温度(T_0)以下的某温度，即，第1温度(T_1)中的LUT数据作为第1LUT保持或存储。例如，该电路13由存储器或盘等的存储装置构成。这里，第1LUT是具有，在液晶显示屏11或其附近气体的温度符合上述第1温度(T_1)的状况下，为了使液晶的透射率在一个帧周期内达到第1透射率，对表示8比特信号的当前图象数据Di1的第1亮度值和表示相同的8比特信号的一帧前再现图象数据Dp1的第2亮度值的每个组合预先求出的 256×256 个第1候补值数据(第1补正图象数据)的矩阵状表。图4是具有这样的 256×256 个第1补正图象数据的第1LUT的构成的示意图。如图4所示，当前图象数据Di1及一帧前再现图象数据Dp0都是8比特图象数据，可采用"0"~"255"范围内的值。第1LUT具有2维排列的 256×256 个第1候补值数据。结果，第1LUT保有电路13将具有与当前图象数据Di1(第1输入信号)的第1亮度值和一帧前再现图象数据Dp0(第2输入信号)的第2亮度值的组合对应的第1候补值(换言之，上述组合所指定的存储区域(地址)中存储的第1候补值)的第1补正图象数据dt(Di1, Dp0)，作为第1补

正候补当前图象数据Dj2输出。另外，第1亮度值和第2亮度值相等的场合，即，1画面内的某象素中无亮度变化的场合，第1LUT保有电路13输出的第1补正图象数据dt(Di1, Dp0)是提供当前图象数据Di1的第1亮度值(=第2亮度值)的数据。即，该场合，该电路13不补正当前
5 图象数据Di1的亮度值。

另外，另一个第2LUT保有电路14将比基准温度(T0)高的某温度，即，第2温度(T2)下的LUT数据作为第2LUT保持或存储。例如，该电路14由存储器或盘等的存储装置构成。第2LUT是具有，液晶显示屏11或其附近气体的温度符合上述第2温度(T2)的状况下，为了使液晶的透射率在一个帧周期内达到第1透射率，对表示8比特信号的当前图
10 象数据Di1的第1亮度值和表示8比特信号的一帧前再现图象数据Dp1的第2亮度值的每个组合预先求出的 256×256 个第2候补值数据(第2补正图象数据)的矩阵状表。具有这样的 256×256 个第2补正图象数据的第2LUT的构造基本上与图4所示相同。从而，第2LUT保有电路14将具有与当前图象数据Di1(第1输入信号)的第1亮度值和一帧前再现图
15 象数据Dp0(第2输入信号)的第2亮度值的组合对应的第2候补值(换言之，上述组合所指定的存储区域(地址)存储的第2候补值)的第2补正图象数据dt(Di1, Dp0)，作为第2补正候补当前图象数据Dj3输出。第2温度(T2)下，第1亮度值和第2亮度值相等的场合，即，1画面内的某象素中无亮度变化的场合，第2LUT保有电路14输出的第2补正图
20 象数据dt(Di1, Dp0)是提供第2温度(T2)下的当前图象数据Di1的第1亮度值(=第2亮度值)的数据。即，该场合，该电路14不补正当前图象数据Di1的亮度值。

如上所述，第1LUT保有电路13及第2LUT保有电路14输出的第1补正候补当前图象数据Dj2及第2补正候补当前图象数据Dj3都是补正当
25 前图象数据Dj1的候补数据，被确定成使得在对应的某温度下，根据当前图象数据Di1提供的第1亮度值及一帧前再现图象数据Dp0提供的第2亮度值，与输入画面内的该象素的显示象素符合的液晶部分在一

个帧周期内达到与该当前图象数据Di1的第1亮度值对应的透射率(第1透射率)。

图3的补正量控制电路15根据温度控制部12输出的控制信号TP1, 从补正当前图象数据Dj1的两候补数据Dj2、Dj3中选择一个补正候补数据, 作为被评价为当前的周围温度下最佳的补正当前图象数据, 并将选择的补正当前图象数据Dj1输出。例如, 当温度控制部12检测出的周围温度(T)在该部12的基准温度(T0)以下的场合, 该部12输出用以指示选择第1补正候补当前图象数据Dj2的第1电平(例如"1")的控制信号TP1, 响应该控制信号TP1的输入, 补正量控制电路15选择第1补正候补当前图象数据Dj2, 作为该周围温度(T)中的优化补正当前图象数据Dj1。另一方面, 当温度控制部12检测的周围温度(T)比该部12的基准温度(T0)高的场合, 该部12输出用以指示选择第2补正候补当前图象数据Dj3的第2电平(例如"0")的控制信号TP1, 响应该控制信号TP1的输入, 补正量控制电路15选择第2补正候补当前图象数据Dj3, 作为该周围温度(T)中的优化补正当前图象数据Dj1。

另外, 第1亮度值和第2亮度值相等的场合, 补正量控制电路15无论选择第1及第2补正候补当前图象数据Dj2、Dj3的哪一个, 选择后的补正当前图象数据Dj1的亮度值都等于当前图象数据Di1的第1亮度值。从而, 在运动画面内的某画面中的象素数据提供的亮度值和下一画面中的该象素数据提供的亮度值之间无变化的场合, 不管周围温度(T)如何, 图象数据补正电路10都不补正当前图象数据Di1。

接着, 参照图面说明提供图8的各LUT保有电路13、14中的LUT内的 $2^n \times 2^n$ 个候补值的补正图象数据的求法或确定方法。另外, 第1及第2候补值的确定方法除了该时刻的周围温度不同以外, 基本上相同, 因而以下的记载中, 为了方便, 以提供第1候补值的第1补正图象数据Dj2为代表例进行说明。

考虑当前图象数据Di1的亮度(第1亮度)以8比特(0~255)的信息量表示的场合。此时, 当前图象数据Di1=127的场合, 与该亮度值对

应的液晶的透射率为50%。令实现这样的透射率50%的施加电压为电压V50。同样，当前图象数据Di1=191的场合，与该亮度值对应的液晶的透射率为75%，令可实现这样的透射率75%的施加电压为电压V75。这里，图5表示对透射率0%的液晶施加上述电压V50、V75的场合的液晶的响应速度(传统技术)。如图5所示，在电压V50及电压V75的任一场合，液晶的透射率达到规定的透射率(50%及75%)都需要比一个帧周期长的响应时间。从而，输入运动画面中的某象素的图象数据的亮度值在经过一个帧周期后(随时间)变化的场合，通过向该液晶部分施加使「构成经过一个帧周期后的时刻的与该象素对应的显示象素的液晶部分的透射率」成为「与当前图象数据Di1提供的第1亮度值对应的期望的透射率」的电压，可以提高液晶的响应速度。

现在，考虑当前图象数据Di1的亮度值从"0"到"127"变化的场合。该场合，如图5所示，向液晶施加电压V50，在经过一个帧周期后的时刻，液晶的透射率未达到50%，而向液晶施加电压V75时，在经过一个帧周期后的时刻，液晶的透射率达到50%。从而，作为目标的透射率为50%的场合，响应亮度变化，通过将向液晶施加的电压设定为电压V75，在一个帧周期内可使液晶的透射率变成期望的透射率。即，当前图象数据Di1从"0"到"127"变化的场合，取该当前图象数据Di1为补正后的当前图象数据Dj2=191，向液晶显示屏11输出，从而，向液晶施加从该当前图象数据Di1的接收时开始经过一个帧周期后的时刻中使液晶的透射率达到期望的透射率的电压。

另外，某画面内中的一个象素的数据提供的亮度值在经过下一个帧周期后也不变化时，由于构成与该象素对应的显示象素的液晶部分已具有可实现该亮度值的透射率，因而液晶的响应速度无变化，补正量为0。该情况如图6的响应速度图所示。

图7是表示液晶的响应速度的一例的图(传统技术)。图7中，x轴表示当前图象数据Di1的值(当前图象中的亮度值)，y轴表示从当前图象数据Di1开始算起一帧前的图象数据Di0的值(一帧前的图象中的

亮度值), z轴表示使液晶从与一帧前的亮度值对应的透射率达到与当前图象数据Di1的亮度值对应的透射率所需要的响应时间。这里, 图象的亮度值以8比特提供的场合, 当前图象中的亮度值和一帧前的图象中的亮度值的组合存在 256×256 个, 因而液晶的响应速度的值也
5 存在 256×256 个。但是, 图7中, 为了方便图示, 与亮度值的组合对应的响应速度缩略为 8×8 个。

图8表示使液晶的透射率成为与经过一个帧周期后的时刻的当前图象数据Di1的亮度值对应的透射率所必要的当前图象数据Di1的补正量(亮度补正量: 8比特值)(传统技术)。在当前图象数据Di1的亮度
10 值以8比特提供的场合, 与当前图象的亮度值及一帧前的图象中的亮度值的组合对应, 补正量存在 256×256 个。但是, 这里为了便于图示, 图8表示了简化成 8×8 个的补正量。

如图7所示, 液晶的响应速度因当前图象中的亮度值及一帧前的图象中的亮度值的各个组合而异, 而且也与液晶的材料及驱动电极的形状等有关, 因而, 为了响应亮度值的变化而加快液晶的响应速度所必要的图象数据的补正量, 无法通过简单的算式求出。但是,
15 虽然确立这样的算式很困难, 可以作成如图9(传统技术)所示的补正图象数据。即, 与一帧前的图象数据Di0的各亮度值对应, 向各当前图象数据Di1逐一加上图8所示 256×256 个的补正量, 可获得图9的补正图象数据Dj2。因而, 对于图1的液晶显示屏11中采用的液晶, 采用某温度(第1温度Tj)下实际获得的图8的数据, 实际地逐一实行上述的加法处理而获得相当于图9的补正图象数据Dj2, 并作为 256×256
20 个第1候补值数据存储到图3的第1LUT保有电路13。此时, 第1补正图象数据Dj2设定成使液晶显示屏11不超过可显示的亮度范围。

25 这样, 由于用某温度(第1温度T1)下实际获得的补正量数据构成第1LUT数据, 因而可以构成具有与液晶的材料及电极形状等的使用条件对应的第1补正图象数据Dj2的第1LUT保有电路13, 可控制响应液晶的特性的响应速度。

另外，图8中，设定补正量，使对应液晶的响应速度比较慢的灰度变化的补正量比较大。即，一般，液晶的响应速度因灰度而异，例如，从白向黑进行灰度变化时的液晶的响应速度比较快，从暗灰色向亮灰色进行的灰度变化时的液晶的响应速度比较慢。因而这样
5 设定补正量，使液晶的响应速度比较快的灰度变化对应的补正量比较小，反之使液晶的响应速度比较慢的灰度变化对应的补正量比较大。特别地，从中间亮度(灰色)向高亮度(白)进行灰度变化时的响应速度很慢。从而，确定图8的补正量时，将表示中间亮度的一帧前再现图象数据Dp0和表示高亮度的当前图象数据Di1之间的差所对应的灰度变化量，在正的方向(从灰色向白进行灰度变化的场合)或负的方向(从白向灰色进行灰度变化的场合)设定成更大的值，可以有效提高液晶的响应速度，因而，即使是象液晶的响应速度特别慢的上述亮度变化(灰度变化)的场合，也可以进行适当而且可靠的对应处理。
10

15 另外，由于液晶的响应特性随着该液晶的温度而变化，因而如上所述，图3的第2LUT保有电路14中，写入了与第1LUT不同的第2温度($T_2 > T_1$)下，可有效提高液晶的响应速度的补正数据，作为第2LUT数据。

20 这里，图10乃至图13(传统技术)表示了与图5、图7乃至图9所示液晶的响应速度、补正量及补正图象数据中的第1温度(T_1)不同的第2温度(T_2)下的响应速度、补正量及补正图象数据的例。图10中，电压V50及电压V75分别与图5所示电压V50、V75相当，并作为参考描述在图中。如图10所示，

25 在比第1温度(T_1)高的第2温度(T_2)下，液晶的响应速度比第1温度(T_1)时的速度快，因而在经过一个帧周期后的时刻达到目标透射率50%所必要的施加电压设定成小于电压V75a且大于电压V50a的值。另外，图10乃至图13的各图除了周围温度不同以外，具有与图5、图7乃至图9的各图同样的内容，因而省略图面的详细说明。

这里，图14(A)、图14(B)及图14(C)是表示本实施中的图象数据处理方法的要点的时序图。即，图14(A)表示从时刻 t_0 的亮度值 L_0 变化到明亮的亮度值 L_1 ，然后直到时刻 t_2 前都没有亮度值的变化，
5 当前图象数据 Di_1 。另外，图14(B)表示补正当前图象数据 Dj_1 的亮度值，而且图14(C)表示向液晶施加基于补正当前图象数据 Dj_1 的电压时的显示亮度的变化。

补正当前图象数据 Dj_1 从时刻 t_0 的亮度值 L_0 变化到更明亮的亮度值 $L_2 (>L_1)$ ，在经过一个帧周期后的时刻的 t_1 减少到亮度值 L_1 。通过这样的补正当前图象数据 Dj_1 的设定，仅仅在从时刻 t_0 到时刻 t_1 的一个帧周期内，液晶的响应速度比向液晶施加与当前图象数据 Di_1 相当的电压的场合的速度快，时刻 t_1 中，液晶的透射率达到可确实实现
10 显示亮度 L_1 的值。由于从时刻 t_1 到时刻 t_2 之前的期间不必加快液晶的响应速度，因而该期间中的补正当前图象数据 Dj_1 维持亮度值 L_1 的电平。时刻 t_2 中，在当前图象数据 Di_1 返回亮度值 L_0 的场合中也同样，
15 由于有必要实现更快的响应速度，补正当前图象数据 Dj_1 从亮度值 L_1 变化到比亮度值 L_0 更暗的亮度值 L_3 ，然后，到时刻 t_3 为止的一个帧周期内，维持该亮度值 L_3 。从而，显示亮度在经过一个帧周期后的时刻 t_3 中，确实达到亮度值 L_0 。

另外，图14(C)中的虚线所示的显示亮度的变化是时刻 t_1 以后及
20 时刻 t_3 以后中，用补正量 V_1 及 V_2 持续补正当前图象数据 Di_1 时的显示亮度的变化。

接着，说明图1的图象数据处理部3中的编码处理及解码处理时发生的误差对补正图象数据 Dj_1 的影响。

图15(D)是表示当前图象的当前图象数据 Di_1 的值的示意图，图
25 15(A)是表示当前图象的一帧前的图象的图象数据 Di_0 的值的示意图。如图15(D)及图15(A)所示，各当前图象数据 Di_1 和与之对应的一帧前的图象数据 Di_0 间无变化。

相对地，图15(E)及图15(B)是表示分别与图15(D)及图15(A)所示

当前图象数据Di1及一帧前的图象数据Di0对应的编码图象数据的示意图。这里，图15(E)及图15(B)都表示由FTBC编码获得的编码图象数据，代表值(La, Lb)表示为8比特数据，各象素中分配一个比特的数据。

5 图15(F)及图15(C)分别表示图15(E)及图15(B)所示编码图象数据解码后的第1及第2解码图象数据Db1及Db0。

另外，图15(G)表示根据图15(F)及图15(C)所示两解码图象数据Db1及Db0生成的变化量数据Dv1的值，图15(H)表示从图1的一帧前图象再现电路9向图象数据补正电路14输出的再现的一帧前图象数据Dp0的值。

10 如图15(D)及图15(F)和图15(A)及图15(C)所示，两解码图象数据Db1及Db0中伴随着编码及解码处理会产生误差。但是，通过根据图15(F)及图15(C)所示两解码图象数据Db1及Db0生成变化量数据Dv1，如图15(G)所示，各变化量数据Dv1值都变成0值。从而，如图15(H)所示，一帧前再现图象数据Dp0根本不受编码及解码产生的误差的影响，可忠实再现图15(A)的一帧前的图象数据Di0。从而，可明白最终获得的一帧前的再现图象数据不受编码及解码处理伴随的误差的影响。

20 另一方面，输入图1的图象数据补正电路10的当前图象数据Di1由于不进行图象的编码处理，因而图象数据补正电路10根据当前图象数据Di1和不受误差影响而正确再现的一帧前再现图象数据Dp0，可向液晶显示屏11输出正确的补正图象数据Dj1。

25 另外，上述记载中，公开了图象数据补正电路10具有图3所示2个LUT保有电路13、14的场合，但是显然该电路10的构成不限于该形态。即，也可以在图象数据补正电路10内设定3个以上的LUT保有电路，根据提供周围温度和基准温度的比较结果的控制信号TP1的电平，补正量控制电路15适当地切换这些LUT保有电路。该场合，随着LUT保有电路的数目和基准温度的数目的增加，可更精细且适当地控制各

周围温度中的图象数据的补正量。这样变形例的几个示例如下所示。

图16是表示温度控制部12具有1个基准温度(T_0)的数据且图象数据补正电路10具有3个LUT保有电路13A、1314A、14A的场合中，图象数据补正电路10的构成的方框图。这些构成要素内，第1及第2LUT保有电路13A、14A分别与图3中的第1及第2LUT保有电路13、14相当，第3LUT保有电路1314A在其存储部分存储有：与温度控制部12所具有的基准温度(T_0)相同的周围温度下， 256×256 个第3候补值数据组成的第3LUT。因而，补正量控制电路15，(A)在控制信号TP1具有表示 $T < T_0$ 的电平时，选择第1补正候补当前图象数据Dj2，(B)在控制信号TP1具有表示 $T_1 = T_0$ 的电平时，选择第3补正候补当前图象数据Dj23，(C)控制信号TP1具有表示 $T > T_0$ 的电平时，选择第2补正候补当前图象数据Dj3。

接着，图17表示温度控制部12具有2个基准温度(T_{01} , $T_{02} (> T_{01})$)的数据且图象数据补正电路10具有3个LUT保有电路13B、1314B、14B的场合中，图象数据补正电路10的构成的方框图。这些构成要素内，第1及第2LUT保有电路13B、14B分别与图3中的第1及第2LUT保有电路13、14相当，有 $T_1 < T_{01} < T_3 < T_{02} < T_2$ 的关系成立。第3LUT保有电路1314B在其存储部分存储有：比温度控制部12具有的第1基准温度(T_{01})高且比第2基准温度(T_{02})低的第3温度 T_3 下，由 256×256 个第3候补值数据组成的第3LUT。因而，补正量控制电路15，(A)在控制信号TP1具有表示 $T < T_{01}$ 的电平时，选择第1补正候补当前图象数据Dj2，(B)在控制信号TP1具有表示 $T_{01} < T < T_{02}$ 的电平时，选择第3补正候补当前图象数据Dj23，(C)在控制信号TP1具有表示 $T > T_{02}$ 的电平时，选择第2补正候补当前图象数据Dj3。这样，与图3的场合相比，通过增加基准温度和LUT保有电路的数目，可对当前图象数据Di1进行更加精细的补正。

根据本实施例，可获得以下的多个优点。

(I) 由于由编码电路4对当前图象数据Di1编码而压缩数据量，且将该压缩的当前图象数据在延迟电路5内的存储器存储一个帧周期，可显著削减用以将当前图象数据Di1延迟一个帧周期所必要的存储器的容量。而且，由于在根本不间拔当前图象数据Di1的象素信息的情况下进行当前图象数据Di1的编码及解码，可产生某周围温度下的正确的补正候补当前图象数据。

(II) 由于图象数据补正电路10的各LUT保有电路根据当前图象数据Di1和一帧前再现图象数据Dp0，生成某周围温度下的补正候补当前图象数据，因而补正候补图象数据根本不受编码及解码处理时产生的误差的影响。

(III) 在生成补正当前图象数据Dj1时，图象数据补正电路10根据提供周围温度信息的控制信号TP1的指令，从多个补正候补当前图象数据中选择最佳补正候补当前图象数据作为补正当前图象数据Dj1，从而，即使是周围温度变化的场合，也可以正确补正当前图象数据Di1，可总是正确地控制液晶的响应速度。

(实施例2)

本实施例是实施例1中的图1的图象数据补正电路10的变形例，图1的液晶显示装置中的其他构成要素没有任何变更。从而，本实施例的记载中采用图1的电路构成。

本实施例的特点如下。即，本实施例中，温度控制部12具有一个基准温度T0的数据，图象数据补正电路，(1)具有1个LUT保有电路，其具有与接收电路2的输出端及一帧前图象再现电路9的输出端连接的输入端和输出端且存储有与上述基准温度T0相等的规定的温度T1中的LUT数据，(2)进行LUT保有电路输出的补正图象数据和当前图象数据Di1的减法处理，计算补正量数据，(3)响应控制信号TP1的指令对补正量数据进行补正，生成新的补正量数据，而且(4)进行当前图象数据Di1和新的补正量数据的加法处理，生成补正当前图象数据Dj1。以下，根据图面详述其特点。

图18是表示本实施例的图象数据补正电路10A的构成例的方框图。LUT保有电路16具有基准温度 $T_0 (=T_1)$ 中的LUT, 该LUT具有「液晶显示屏11或其附近气体的温度(周围温度) T 为基准温度 T_0 的状况下, 为了使液晶的透射率在一个帧周期内成为与当前图象数据 D_{i1} 的第1亮度值对应的第1透射率, 对 n 比特信号的当前图象数据 D_{i1} 的第1亮度值和 n 比特信号的一帧前再现图象数据 D_{p0} 的第2亮度值的每个组合预先求出的 $2^n \times 2^n$ 个提供候补值的补正图象数据」。这里, 该LUT的右下斜对角线上的数据, 即, 第1亮度值和第2亮度值相等的无亮度变化的场合中的候补值数据是该第1亮度值(即, 该场合无补正)。

该LUT数据的求法采用实施例1记载的方法。

另外, 减法电路17具有与接收电路2的输出端连接的第1输入端、与LUT保有电路16的输出端连接的第2输入端和输出端。

另外, 补正量控制电路18具有与减法电路17的输出端连接的第1输入端、与温度控制部12的输出端连接的第2输入端和输出端。

而且, 加法电路19具有与接收电路2的输出端连接的第1输入端和与补正量控制电路18的输出端连接的第2输入端以及与液晶显示屏11连接的输出端。

接着, 说明图象数据补正电路10A具有的当前图象数据补正功能。另外, 图象数据补正电路10A以外的各部分的动作与实施例1中的对应部分的动作相同, 因而省略其记载。

如上所述, LUT保有电路16将预定温度 $T_1 (=T_0)$ 中的 $2^n \times 2^n$ 个候补值数据或补正图象数据作为LUT数据存储到其存储区域内。该电路16将具有从LUT内的 $2^n \times 2^n$ 个补正图象数据中输入的当前图象数据 D_{i1} 的第1亮度值和输入的一帧前再现图象数据 D_{p0} 的第2亮度值的组合所对应的(换言之, 由该组合确定的地址内存储的)候补值的补正图象数据(n 比特信号), 作为补正候补当前图象数据 D_{j4} 输出。

然后, 减法电路17从LUT保有电路16输出的补正候补当前图象数据 D_{j4} 减去当前图象数据 D_{i1} , 确定并输出与当前图象数据 D_{i1} 对应的

补正量数据Dk1。

接着，补正量控制电路18，(A)在减法电路17的输出数据Dk1表示0值时，直接输出减法电路17的输出数据Dk1，(B)减法电路17的输出数据不为0值时，根据减法电路17的输出数据及控制信号TP1，生成与补正后亮度值和第1亮度值的差相当的补正量数据Dm1，将补正量数据Dm1从其输出端输出。

这里，更具体地说明上述(B)的功能。即，补正量控制电路18根据温度控制部12输出的控制信号TP1，补正(控制)补正量数据Dk1，使补正量数据Dk1成为适当值，生成并输出新的补正量数据Dm1。此时的补正方法如下。

(B-1)第1控制:检测的周围温度T比上述基准温度 $T_0(=T_1)$ 高的场合，温度控制部12将具有表示该状况的第1电平的控制信号TP1向补正量控制电路18输出，根据控制信号TP1的该指令内容，补正量控制电路18控制该数据Dk1的值，使补正量数据Dk1的值变小。作为此时的补正方法，例如，可以采用正的常数 α ，利用 $Dm1=Dk1+\alpha$ 关系式，生成新的补正量数据Dm1，或利用 $Dm1=Dk1+\alpha \times (T_0-T)$ 关系式，生成新的补正量数据Dm1。

(B-2)第2控制:反之，周围温度T比上述基准温度 $T_0(=T_1)$ 低的场合，温度控制部12将具有表示第2电平的控制信号TP1向补正量控制电路18输出，根据控制信号TP1的该指令内容，补正量控制电路18控制该数据Dk1的值，使补正量数据Dk1的值增大。作为此时的补正方法，例如，可以采用正的常数 α ，利用 $Dm1=Dk1+\alpha$ 关系式，生成新的补正量数据Dm1，或利用 $Dm1=Dk1+\alpha \times (T_0-T)$ 关系式，生成新的补正量数据Dm1。

当然，补正量控制电路18也可仅仅通过周围温度高的场合的第1控制(B-1)和周围温度低的场合的第2控制(B-2)之一的控制，生成并输出新的补正量数据Dm1。

(B-3)第3控制:在周围温度T等于上述基准温度 $T_0(=T_1)$ (例如常温)

的场合，温度控制部12将具有表示其状况的第3电平的控制信号TP1向补正量控制电路18输出，根据控制信号TP1的该指令内容，补正量控制电路18将输入的补正量数据Dk1的值作为新的补正量数据Dm1输出。即，该场合，补正量控制电路18不对补正量数据Dk1进行补正。

5 最后，加法电路19将新的补正量数据Dm1和当前图象数据Di1相加，相加后的数据作为补正当前图象数据Dj1向液晶显示屏11输出。

本实施例也可以获得与实施例1中记载的优点(III)同样的优点。

(实施例2的变形例1)

10 本变形例的特征在于变更了实施例2中的LUT保有电路16。图18中的其他构成要素则无变更。以下，参照图面详述本变形例的特征点。

图19是表示本变形例的图象数据补正电路10B的构成的方框图。图19中与图18中的构成要素相同的部分附上同一参照符号。图19中，第1数据变换电路20通过线性量子化或非线性量子化等的量子化处理，使输入的当前图象数据Di1的比特数n削减到比特数m($m < n$)。同样，第2数据变换电路21通过线性量子化或非线性量子化等的量子化处理，使输入的一帧前再现图象数据Dp0的比特数n削减到比特数q($q < n$)。被削减化LUT保有电路22，将根据与实施例1中记载的确定方法同样的方法预先确定的基准温度T0下的被削减化LUT数据存储在存储部内。该被削减化LUT由 $(2^m+1) \times (2^q+1)$ 个提供候补值的补正图象数据组成。当液晶显示屏11或其附近气体的温度(周围温度)T为基准温度T0的状况下，为了使液晶的透射率在一个帧周期内成为与当前图象数据Di1的第1亮度值对应的第1透射率，对m比特信号的削减化的当前图象数据De1的亮度值和q比特信号的削减化的一帧前再现图象数据De0的亮度值的每个组合求出各候补值。这里，削减化的当前图象数据De1的亮度值和削减化的一帧前再现图象数据De0的亮度值相等的场合，不需要补正，被削减化LUT的右下斜对角线上的候补值数据与削减化的当前图象数据De1的亮度值相等。被削减化LUT保有电路22对应输入的两数据De1、De0，将与两数据De1、De0的亮度值

的组合对应的候补值数据和与该候补值数据邻接的3个邻接候补值数据输出。内插电路23根据2个内插系数，进行输入的4个被削减化图象补正数据的内插处理，生成与图18的数据Dj4对应的n比特的补正候补当前图象数据Dj5。以下，为了便于说明，在 $n=8$ 及 $m=q=3$ 的场合说明图19的电路10B的动作。

第1及第2数据变换电路20、21分别将当前图象数据Di1及一帧前再现图象数据Dp0的量子化比特数从8比特削减到3比特，并生成和输出削减化的当前图象数据De1及削减化的一帧前再现图象数据De0。同时，两数据变换电路20及21分别计算第1及第2内插系数 k_0 及 k_1 ，向内插电路23输出提供这些内插系数的信号。

被削减化LUT保有电路22响应3比特当前图象数据De1及8比特一帧前再现图象数据De0的输入定时，输出4个补正图象数据Df1~Df4。

内插电路23根据补正图象数据Df1~Df4及内插系数 k_0 、 k_1 ，生成和输出内插的8比特的补正候补当前图象数据Dj5。

图20是图19所示被削减化LUT保有电路22具有的LUT的构成的示意图。这里，比特数变换后的当前图象数据De1及比特数变换后的一帧前再现图象数据De0都为3比特的数据，可采用0~7的范围内的值。如图20所示，被削减化LUT由2维排列的 9×9 个候补值数据组成，被削减化LUT保有电路22将3比特的当前图象数据De1的亮度值，及，3比特的一帧前再现图象数据Db0的亮度值所对应的地址中存储的补正图象数据dt(De1, De0)，作为提供第1候补值的第1补正图象数据Df1输出，而且，与第1补正图象数据Df1邻接的3个补正图象数据dt(De1+1, De0)、dt(De1, De0+1)、dt(De1+1, De0+1)分别作为第2、第3及第4补正图象数据Df2、Df3、Df4输出。

接着，详细说明内插电路23中的内插处理。

内插电路23采用第1~第4补正图象系数Df1~Df4及第1和第2内插系数 k_1 、 k_0 ，通过以下式(1)，生成内插的补正图象数据(补正候补当前图象数据)Dj5。

[式1]

$$Dj5 = (1-k0) \times \{(1-k1) \times Df1 + k1 \times Df2\} \\ + k0 \times \{(1-k1) \times Df3 + k1 \times Df4\} \dots (1)$$

图21表示由上述式(1)表达的内插后的补正图象数据Dj5的计算方法。图21中，s1、s2是第1数据变换电路20变换当前图象数据Di1的量子化比特数时采用的阈值，s3、s4是第2数据变换电路21变换一帧前再现图象数据Dp0的量子化比特数时采用的阈值。而且，s1是比特数变换后的当前图象数据De1所对应的阈值，s2是比比特数变换后的当前图象数据De1大1的当前图象数据(De1+1)所对应的阈值。另外，s3是比特数变换后的一帧前再现图象数据De0所对应的阈值，s4是比比特数变换后的一帧前再现图象数据De0大1的一帧前再现图象数据(De0+1)所对应的阈值。

[式2]

$$k1 = (Db1 - s1) / (s2 - s1) \dots (2)$$

其中， $s1 < Db1 \leq s2$

[式3]

$$k0 = (Db0 - s3) / (s4 - s3) \dots (3)$$

其中， $s3 < Db0 \leq s4$

由上述式(1)所示内插运算处理内插的补正候补当前图象数据Dj5向减法电路17输出。以下的动作与图18记载的动作相同。

如上所述，本电路10B采用变换当前图象数据Di1及一帧前再现图象数据Dp0的比特数时计算的第1及第2内插系数k0、k1，从比特数变换后的4个数据(De1, De0)、(De1+1, De0)、(De1, De0+1)及(De1+1, De0+1)所对应的4个补正图象数据Df1、Df2、Df3、Df4确定该内插值Dj5。从而，可以降低第1及第2数据变换电路20及21的动作时产生的量子化误差对内插值即补正候补当前图象数据Dj5的影响。即，不进行内插的场合，即使要选择LUT上的格子点以外的数据，由于采用最近的格子点的数据，从而产生误差；而进行内插的场合，由于可运

算格子点间的数据，因而只要保持格子内的数据的连续性，就可减少误差。

另外，第1及第2数据变换电路20及21通过线性量子化以外的非线性量子化，也可进行输入数据的比特数削减。例如，通过非线性量子化进行比特数变换时，通过将补正图象数据的变化(邻接的补正图象数据间的差)大的区域中量子化密度设定成相对较高，可以降低伴随比特数削减的补正候补当前图象数据Dj5的误差。

如上所述，两数据变换电路20及21进行的数据变换处理后的数据的比特数不限于3比特，只要是通过内插电路23的内插可求出实质上可使用的补正候补当前图象数据Dj5的比特数就可以。在该范围内，可选择任意的比特数作为数据变换处理后的数据比特数。当然，对应量子化比特数的值，被削减化LUT保有电路22具有的补正图象数据的个数也变化。

而且，由两数据变换电路20及21进行的数据变换后的各数据De1及De0的比特数m及q也可以互不相同。

另外，也可以不执行两数据变换电路20及21中的第1及第2数据变换中的任何一方。作为这样的变形，例如，从图19的电路构成除去第1数据变换电路20时，8比特及3比特的数据输入被削减化LUT保有电路22，该电路22具有作为被削减化LUT的 257×9 个或 256×9 个补正图象数据。该场合，由于第1内插系数k1成为0值，因而内插值Dj5可通过将k1=0代入式(1)求出。此时，从被削减化LUT抽出的利用于内插的补正图象数据有第1及第3补正图象数据Df1、Df3两个。反之，未采用第2数据变换电路21的场合，该电路22具有作为被削减化LUT的 9×257 个或 9×256 个补正图象数据，而且，通过将k0=0代入式(1)，确定内插值Dj5。此时从被削减化LUT抽出的利用于内插的补正图象数据有第1及第2补正图象数据Df1、Df2两个。

另外，内插电路23也可以构成采用线性内插以外的内插运算，例如利用高次函数的内插运算，确定补正候补当前图象数据Dj5。

(实施例2的变形例2)

本变形例对实施例2的变形例1进行了改良。

图22是表示本变形例的图象数据补正电路10C的构成的方框图，
图22的电路与图19的电路的唯一不同点为追加了新的补正数据限制
5 电路24。

补正数据限制电路24，(1)首先，根据当前图象数据 D_{i1} 及一帧前
再现图象数据 D_{p0} ，检测两数据 D_{i1} 及 D_{p0} 是否相等，(2)两数据 D_{i1} 及
 D_{p0} 不相等的场合，补正候补当前图象数据 D_{j5} 直接作为补正候补当
前图象数据 D_{j6} 输出(补正数据无限制)($D_{j6}=D_{j5}$)，(3)当前图象数据
10 D_{i1} 和一帧前再现图象数据 D_{p0} 相等时，取代内插电路23输出的补正
候补当前图象数据 D_{j5} ，将当前图象数据 D_{i1} 作为补正候补当前图象
数据 D_{j6} 输出(补正数据有限制)($D_{j6}=D_{i1}$)。

通过将具有这样的功能的补正数据限制电路24插入两电路23及17
间，可获得以下优点。即，当前图象数据 D_{i1} 和一帧前再现图象数据
15 D_{p0} 相等的场合，即，运动画面中的某象素的图象数据(亮度)无变化
的场合中，可以可靠避免第1及第2数据变换电路20及21进行的比特
数削减和内插电路23进行的内插运算所伴随的图象数据的补正误差
包含在输入减法电路17的补正候补当前图象数据内的情况。

另外，即使当前图象数据 D_{i1} 和一帧前再现图象数据 D_{p0} 之差比较
20 小的场合，补正数据限制电路24，(A)可以取代内插电路23输出的补
正候补当前图象数据 D_{j5} ，而将当前图象数据 D_{i1} 作为最终的补正候
补当前图象数据 D_{j6} 输出。或，补正数据限制电路24，(B)也可以限
制内插电路23输出的补正候补当前图象数据 D_{j5} ，以减少补正量。更
具体地说，补正数据限制电路24检测出当前图象数据 D_{i1} 和一帧前再
25 现图象数据 D_{p0} 的差分值的绝对值比预定值(Sh)小的场合，该电路24
根据以下的式(4)及式(5)确定的数据处理，可以限制内插电路23输
出的补正候补当前图象数据 D_{j5} 。

[式4]

$$Dj6=Di1+m \times (Dj5-Di1) \quad \dots (4)$$

$$m=f(Sh-|Di1-Dp0|) \quad \dots (5)$$

其中, $f(Sh-|Di1-Dp0|)$ 是 $Sh-|Di1-Dp0|$ 的任意的函数。

5 通过这样的限制处理,可补正内插时产生的误差。即,两数据 $Di1$ 及 $Dp0$ 相等的场合,内插时采用的LUT内的对角线上的格子点(2点)中的数据
的数据的补正量都为0值,而反向的对角线上的2点的补正量不为0值。因而,当该部分的补正量因内插处理而产生误差时,通过上述的限制处理,可以进行补正以减少该误差。特别是可减少对角线附近部分的误差。

10 (实施例3)

本实施例是实现已述的第2目的的构成例。即,本实施例中,与实施例1和2的不同在于未考虑液晶显示屏的周围温度的变化。从而,以下详述本实施例时,与实施例1及2的说明中有很多重复的部分。从而,对于这样的重复的记载,适当援用实施例1及2的记载及对应
15 图面。

但是,详述本实施例之前,由于以下的指摘(问题认识)是本实施例中的思考的出发点,因而再度指出已述的日本国专利第2616652号(专利文献1)的先行发明的内在问题点。即,该文献1中记载的先行发明依据的想法为,仅仅根据亮度值的大小关系的变化来增减液晶
20 驱动电压。从而,当前图象的亮度值比其一帧前的图象的亮度值增加的场合,无论增加量的值如何,一律向液晶驱动电极施加比当前图象的亮度值所对应的液晶驱动电压高的驱动电压。结果,亮度值的变化微小的场合,向液晶施加过电压,引起画质的劣化。反之,当前图象的亮度值比一帧前的图象的亮度值减少的场合,无论该减少量的值如何,一律向液晶驱动电极施加比当前图象的亮度值所对
25 应的液晶驱动电压低的驱动电压,因而同样产生画质劣化。本专利发明人认为出现这样的问题点的本质原因为:根据亮度值的单纯的比较处理,一律设定驱动电压的增减量。因而,基于上述观点,本

专利发明人得出本实施例的主题。

图23表示本实施例的液晶显示装置的构成的方框图。图23中，附上与图1中的参照符号相同的参照符号的各构成要素与图1中的对应的构成要素相同。即，图23的装置与图1的装置的不同点为，(i)不存在温度控制部12，及(ii)本装置的核心部分即图象数据补正电路10D的构成不同，而其他构成要素1，2，4，5，6，7，8，9具有同一电路构成及同一功能。从而，这些构成要素1，2，4，5，6，7，8，9的记载基本援用实施例1中的对应部分的记载。

图23中的各部分的概要如下。首先，接收电路2经由输入端子1接收映像信号，顺次输出一帧量的输入运动图象(当前图象)所对应的光栅图象数据(当前图象数据)Di1。图象数据处理部3通过向当前图象数据Di1实施规定的处理，生成当前图象数据Di1的补正信号即补正当前图象数据Dj1。图象数据处理部3包括编码电路4、延迟电路5、第1解码电路6、第2解码电路7、变化量计算电路8、一帧前图象再现电路9及图象数据补正电路10D。

编码电路4通过编码压缩当前图象数据Di1，生成和输出当前图象所对应的编码图象数据Da1。当前图象数据Di1的编码中，可以采用FBTC(Fixed Block Truncation Coding: 固定块截断编码)或GBTC(Generalized Block Truncation Coding: 通用块截断编码)等的块编码。另外，上述编码也可采用象JPEG(Joint Photographic Experts Group: 联合图象专家组)一样的2维离散余弦变换编码，象JPEG-LS(Joint Photographic Experts Group-Lossless: 联合图象专家组-无损)一样的预测编码，或象JPEG2000一样的小波变换的任意的静止图象用编码方式。另外，静止图象用编码方法即使是编码前的当前图象数据Di1和解码后的解码图象数据Db1不完全一致的非可逆编码方法，也可以适用。

延迟电路5通过将由编码电路4输出的编码图象数据Da1延迟相当于一帧的期间，输出当前图象数据Di1的一帧前的图象数据所对应的

编码图象数据Da0。延迟电路5具备将编码图象数据Da1存储一个帧周期的存储器(未图示)和控制该存储器的存储器控制部(未图示)。从而,当前图象数据Di1的编码率(数据压缩率)越高,延迟电路5具备的存储器的容量可以越少。

- 5 第1解码电路6通过对编码图象数据Da1解码(扩展),输出当前图象数据Di1所对应的第1解码图象数据Db1。同时,第2解码电路7通过对编码图象数据Da0解码,输出当前图象数据Di1的1个帧周期前的图象数据所对应的第2解码图象数据Db0。

- 10 变化量计算电路8根据两解码图象数据Db1及Db0,通过从第2解码图象数据Db0减去第1解码图象数据Db1,计算并输出各象素中一个帧周期前的图象的亮度值和当前图象的亮度值的变化量数据Dv1。

一帧前图象再现电路9通过在当前图象数据Di1加上亮度值变化量数据Dv1,再现一帧前的图象数据Dp0。

- 15 图象数据补正电路10D根据当前图象数据Di1和一帧前再现图象数据Dp0对当前图象数据Di1进行补正,输出补正当前图象数据Dj1。具体地说,仅仅在当前图象数据Di1的值提供的当前图象的亮度值和一帧前再现图象数据Dp0提供的亮度值相比较发生变化的场合,该电路10D补正当前图象数据Di1,使得液晶的显示象素部分的透射率在一个帧周期以内达到当前图象的亮度值所对应的透射率。

- 20 液晶显示屏11根据某象素的补正当前图象数据Dj1确定驱动电压,且向该象素所对应的液晶的显示象素用的驱动电极施加该驱动电压,进行显示动作。

- 25 这里,作为表示图23所示图象数据处理部3的动作的流程图,采用已述的图2。对于图2中的各步骤,本实施例与实施例1的唯一不同点在于步骤St6。

当前图象数据编码步骤(St1)中,编码电路4对当前图象数据Di1编码,输出当前图象所对应的编码图象数据Da1。被延迟编码图象数据读出步骤(St2)中,延迟电路5输出当前图象的一帧前的图象所对

应的编码图象数据Da0, 同时, 使编码图象数据Da1延迟相当于一帧的期间。编码图象数据解码步骤(St3)中, 第1解码电路6及第2解码电路7分别对对应的编码图象数据Da1及Da0解码, 输出当前图象及一帧前的图象所对应的第1及第2解码图象数据Db1及Db0。变化量数据计算步骤(St4)中, 变化量计算电路8根据两解码图象数据Db1及Db0, 生成并输出亮度值的变化量数据Dv1。一帧前图象再现步骤(St5)中, 一帧前图象再现电路9根据亮度值的变化量数据Dv1及当前图象数据Di1, 输出一帧前的图象所对应的再现图象数据Dp0。作为核心部分的当前图象数据补正步骤(St6)中, 图象数据补正电路10D根据两数据Di1及Dp0, 补正当前图象数据Di1, 输出补正当前图象数据Dj1。以上的步骤St1~St6中的一系列动作对一个画面内的各象素的当前图象数据Di1进行。

图24是表示图23所示图象数据补正电路10D的内部构成的一例的方框图。该电路10D具备查用表(LUT)保有电路13D。LUT保有电路13D根据当前图象数据Di1及一帧前再现图象数据Dp0, 从LUT中抽出使液晶中对应的显示象素部分的透射率在一个帧周期内达到该象素的当前图象的亮度值所对应的透射率的补正数据(LUT数据), 这样抽出的LUT数据, 设定成用于补正当前图象数据Di1的补正当前图象数据Dj1并输出。

图25是LUT保有电路13D具有的查用表的构成的示意图, 是实施例1中已述的图4所对应的图面。这里, 当前图象数据Di1及一帧前再现图象数据Dp0都是8比特的图象数据, 这些数据提供的亮度值为0~255的范围内的值。图25所示查用表具有2维排列的256×256个数据, 输出当前图象数据Di1及一帧前再现图象数据Dp0的两值所对应的补正当前图象数据Dj1=dt(Di1, Dp0)。

以下, 说明补正当前图象数据Dj1的确定方法。但是, 本实施例中的补正当前图象数据Dj1的确定方法与参照实施例1中图5、图7、图8及图9而说明的确定方法基本相同。因而, 基本上援用它们的说

明,同时,以下的记载中也援用图5、图7及图8的各图面。本实施例中的补正当前图象数据Dj1的确定方法重复说明如下。

若以8比特(0~255)提供当前图象的亮度值,例如当前图象数据Di1=127的场合,则该象素所对应的液晶的显示象素部分施加使透射率达到50%的电压V50。同样,当前图象数据Di1=191的场合,施加使透射率达到75%的电压V75。如图5所示,基于当前图象数据Di1的电压V50及V75分别施加到所对应的显示象素部分的场合,液晶的显示象素部分的透射率分别达到50%及75%的规定的透射率需要比一个帧周期长的响应时间。从而,当前图象的亮度值与一帧前的图象的亮度值相比较发生变化的场合,在电路3中生成并输出使液晶的显示象素部分的透射率在一个帧周期内达到当前图象的亮度值所对应的透射率的补正当前图象数据Dj1,通过将根据该补正当前图象数据Dj1生成的驱动电压施加到对应的显示象素部分的电极,可提高液晶的响应速度。

在图5所例示的响应速度的场合,若施加电压V75,则一个帧周期经过时的液晶的透射率成为50%。从而,目标透射率为50%的场合,通过将液晶的驱动电压设定成电压V75,可在一个帧周期内使液晶的透射率达到50%。即,当前图象数据Di1的亮度值从0到127变化的场合,修正当前图象数据Di1的亮度值,若向液晶显示屏11输出具有亮度值191的补正后的当前图象数据Dj1,则向上述显示象素部分施加使液晶内对应的显示象素部分在一个帧周期内达到期望的透射率的驱动电压。

图7中,由于当前图象的亮度值及一帧前图象的亮度值的组合存在 256×256 个;响应速度也存在 256×256 个。另外,图8中,当前图象数据Di1对应的补正量,与当前图象的亮度值及一帧前图象的亮度值的组合对应,存在 256×256 个。如图7所示,液晶的响应速度因当前图象的亮度值及一帧前图象的亮度值的各个组合而异,补正量一般不能用简单的算式求出。因而,如图26所示,图24的LUT保有电路13D

的查用表中存储有在图8所示的 256×256 个补正量上分别加上当前图象数据Di1后获得的补正当前图象数据Dj1。这里，当然，补正当前图象数据Dj1的值设定成对液晶显示屏11来说可显示的透射率的范围内，即，当前图象及一帧前图象的亮度值若都为8比特的场合，设定成0~255的范围内的值。补正当前图象数据Dj1设定成该范围以外的值的场合，作为驱动液晶屏的分段电极驱动电路，不能使用传统一般使用的电路。

如上所述，液晶的响应特性随着液晶的材料、电极形状或温度等的各种要因而变化。从而，通过采用具有各个使用条件所对应的补正当前图象数据Dj1的查用表，根据使用条件的变更改写查用表内的补正当前图象数据Dj1，或，准备具有足够容量的查用表，在多个不同组合中切换成适合于该使用条件的补正当前图象数据Dj1，可实现对应液晶的特性而适当控制响应速度的变化。

另外，如图8所示，补正量根据液晶的响应速度而设定，对液晶的响应速度慢的亮度值的组合，将补正量设定为较大。特别是，从中间亮度(灰色)向高亮度(白)变化时的液晶的响应速度很慢。从而，通过将表示中间亮度的一帧前再现图象数据Dp0和表示高亮度的当前图象数据Di1的组合所对应的补正当前图象数据Dj1的值设定成比当前图象数据Di1的值大，可有效提高液晶的响应速度。

从图25所例示的查用表输出的补正当前图象数据Dj1向液晶显示屏11输出。该屏11内的驱动器(未图示)根据补正当前图象数据Dj1生成驱动电压，通过向液晶的对应的分段电极施加该驱动电压，可实现最佳灰度显示。

作为示意说明本实施例的图象数据处理部3(图23)的动作的时序图，这里也援用图14(A)、图14(B)及图14(C)的图面，同时也援用这些图面相关的实施例1中的说明部分。

如上所述，由于本实施例的图象数据处理部3暂时对当前图象数据Di1编码、压缩数据量，且延迟当前图象数据的编码数据，因而，

由于当前图象数据Di1延迟了一个帧周期，因而具有可以削减必要的存储器容量的优点。而且，由于不间拔象素数据，对1画面内的所有象素的当前图象数据Di1执行编码解码处理，因而本实施例可产生不导致画质的劣化且具有适当值的补正当前图象数据Dj1，结果，具有可适当控制液晶的响应速度的优点。

另外，由于图象数据补正电路10D根据当前图象数据Di1和一帧前再现图象数据Dp0生成和输出补正当前图象数据Dj1，因而与实施例1同样，还具有可实现不受编码解码处理时发生的误差的影响的补正当前图象数据Dj1的优点。该点说明如下。

图27(A) ~ 图27(F)是由编码及解码处理导致发生的误差对补正当前图象数据Dj1产生的影响的说明图。即，图27(A)是表示当前图象的一帧前即第(n-1)帧中的实际的图象例的图象数据Di0的示意图，图27(D)是表示当前图象即第n帧中的图象的当前图象数据Di1的值的示意图。如图27(A)及图27(D)所示，当前图象数据Di1与实际的一帧前的图象数据Di0比较，未发生变化。图27(E)及图27(B)分别是图27(D)及图27(A)所示当前图象数据Di1及一帧前的图象数据Di0所对应的编码数据的示意图。这里，图27(E)及图27(B)表示由FTBC编码获得的编码数据，代表值(La, Lb)采用8比特，向各象素分配1比特。图27(F)及图27(C)分别表示对图27(E)及图27(B)所示编码数据解码而获得的解码图象数据Db0及Db1。图27(G)表示根据图27(F)及图27(C)所示解码图象数据Db1及Db0生成的亮度值的变化量数据Dv1的值，图27(H)表示一帧前再现图象数据Dp0的值。如图27(D)、图27(F)、图27(A)及图27(C)所示，当前图象数据Di1和一帧前的图象数据Di0相比，即使是解码图象数据Db1及Db0中产生由编码解码引起的误差的场合，根据图27(F)及图27(C)所示解码图象数据Db1及Db0计算变化量数据Dv1，该变化量数据Dv1的值也为0，如图27(G)所示。从而，如图27(H)所示，不受由编码解码产生的误差的影响，作为一帧前再现图象数据Dp0，再现与图27(A)所示一帧前的图象数据Di0相同的数据，未包

含这样的误差的该数据Dp0输出到图象数据补正电路10D。

由于对图象数据补正电路10D的输入信号的一方即当前图象数据Di1未执行图象数据的编码处理，因而，图象数据补正电路10D根据当前图象数据Di1及无误差地适当再现的一帧前再现图象数据Dp0，
5 可以将适当的补正当前图象数据Dj1向液晶显示屏11输出。

上述的说明中，输入图25的查用表的数据采用8比特，但是并不局限于此，只要是通过内插处理等可生成实质的补正数据的比特数，则输入查用表的数据的比特数可以是任意值。该场合，具有这样任意的比特数 k ($k < n$) 的数据 ($n \times n$ 个) 的LUT和其输出侧设置的进行内插
10 处理等的电路(该处理电路将作为补正数据选择的任意的比特数 k 的LUT数据变换成具有与上述LUT的输入信号Di1、Dp0相同的比特数 n 的补正当前图象数据Dj1) 所构成的电路可看成广义的LUT保有电路13D。

(实施例3的变形例1)

15 本变形例与图19例示的实施例2的变形例类似，其不同点为不存在图19的减法电路17、补正量控制电路18及加法电路19，其他构成要素20~23在两变形例中则基本相同。即，本变形例中也基本援用实施例2的变形例1中构成要素20~23的说明。以下的说明中，援用实施例3中例示的图23。换言之，本变形例的核心部分是对图23中的
20 图象数据补正电路10D的构成进行修正。

图28是本变形例的图象数据处理部3的动作的流程图。从步骤St1到步骤St5的各步骤中的动作与实施例3中相同，因而省略其说明。本变形例中的当前图象数据补正步骤St6由图象数据变换步骤St7、
25 图象数据补正步骤St8及补正图象数据内插步骤St9组成。以下，适当参照后述的图29，详述本变形例的当前图象数据补正步骤St6。

即，图28的图象数据变换步骤St7中，削减当前图象数据Di1的量子化比特数(从 n 比特到 m ($m < n$) 比特的削减)，同时削减一帧前再现图象数据Dp0的量子化比特数(从 n 比特到 q ($q < n$) 比特的削减)，生成比

特数变换后的当前图象数据De1及比特数变换后的一帧前再现图象数据De0。后续的图象数据补正步骤St8中，根据当前图象数据De1及一帧前再现图象数据De0，预先从存储有两数据De1及De0的组合所对应的补正数据的查用表中，抽出该组合所对应的第1补正图象数据Df1和与该组合邻接的3个格子点中的第2~第4补正图象数据Df2、Df3及Df4，根据这些补正图象数据Df1~Df4，进行比特数变换后的当前图象数据De1的补正。后续的补正图象数据内插步骤St9中，根据比特数变换前的当前图象数据Di1和一帧前再现图象数据Dp0，执行第1~第4补正图象数据Df1、Df2、Df3、Df4的内插运算处理，将获得的内插图象数据Dh1作为补正当前图象数据Dj1输出。

本变形例的图象数据处理部3具有的图象数据补正电路10D1，取代图24所示LUT保有电路13D，由图29所示4个构成要素组成。即，该电路10D1具有第1数据变换电路20、第2数据变换电路21、进行实质的图象数据补正电路的动作的被削减化LUT保有电路22D及内插电路23。

图29中，第1及第2数据变换电路20、21通过分别将当前图象数据Di1及一帧前再现图象数据Dp1的量子化比特数从例如8比特削减到3比特，输出比特数变换后的当前图象数据De1及比特数变换后的一帧前再现图象数据De0。同时，第1及第2数据变换电路20、21在分别根据当前图象数据Di1及一帧前再现图象数据Dp0进行比特数变换时，计算第1及第2内插系数k0、k1。被削减化LUT保有电路22D为了使该象素所对应的液晶的显示象素部分的透射率在一个帧周期内达到该当前图象的亮度值所对应的透射率，根据比特数变换后的当前图象数据De1及比特数变换后的一帧前再现图象数据De0，对比特数变换后的当前图象数据De1进行补正，输出4个补正图象数据Df1~Df4。内插电路23通过采用比特数变换的变换结果即第1及第2内插系数k0、k1对补正图象数据Df1~Df4进行内插，输出n比特(例如8比特)的内插图象数据Dh1。

内插图象数据Dh1作为补正当前图象数据Dj1输入图23的液晶显示屏11的驱动器(未图示),该驱动器根据补正图象数据Dh1,确定驱动该像素所对应的分段电极的电压,将该驱动电压施加到对应的分段电极。从而,液晶显示屏11进行灰度显示动作。

5 图30表示图29的被削减化LUT保有电路22D具有的查用表的构成的示意图。该例中,比特数变换后的当前图象数据De1及比特数变换后的一帧前再现图象数据De0都是8比特数据,采用0~7的范围内的值。如图30所示,该查用表具有2维排列的9×9个数据,都比特数变换成3比特,将当前图象数据De1及一帧前再现图象数据Db0的两值所对应的补正图象数据dt(De1, De0)作为补正图象数据Df1输出。而且,查用表将与补正图象数据Df1邻接的3个补正图象数据dt(De1+1, De0)、dt(De1, De0+1)、dt(De1+1, De0+1)分别作为补正图象数据Df2、Df3、Df4输出。

15 内插电路16采用第1及第2内插系数k1、k0及第1~第4补正图象数据Df1~Df4,通过执行已述的式(1)(其中,式(1)的左边的Dj5置换成Dh1)所提供的内插处理,计算内插的内插图象数据Dh1。

图31是由上述式(1)表达的内插图象数据Dh1的计算方法的示意图,与图21对应。图31中,s1及s2是由第1数据变换电路20变换当前图象数据Di1的量子化比特数时采用的阈值,s3及s4是由第2数据变换电路21变换一帧前再现图象数据Dp0的量子化比特数时采用的阈值。而且,阈值s1是比特数变换后的当前图象数据De1所对应的阈值,阈值s2是比比特数变换后的当前图象数据De1大1的当前图象数据De1+1所对应的阈值。另外,阈值s3是比特数变换后的一帧前再现图象数据De0所对应的阈值,阈值s4是比比特数变换后的一帧前再现图象数据De0大1的一帧前再现图象数据De0+1所对应的阈值。

此时,第1及第2内插系数k1、k0分别由式(6)及式(7)计算。

[式5]

$$k1=(Di1-s1)/(s2-s1) \quad \dots (6)$$

其中, $s1 < Di1 \leq s2$

$$k0 = (Dp0 - s3) / (s4 - s3) \quad \dots (7)$$

其中, $s3 < Dp0 \leq s4$

如上所述, 采用当前图象数据Di1及一帧前再现图象数据Dp0的比特数变换时计算的第1及第2内插系数k0、k1, 通过对比特数变换后的数据 (De1, De0)、(De1+1, De0)、(De1, De0+1) 及 (De1+1, De0+1) 所对应的4个补正图象数据Df1、Df2、Df3、Df4进行内插运算, 求出内插图象数据Dh1。通过该内插处理, 可简化查用表的构成, 同时, 可降低第1及第2数据变换电路20、21中的量子化误差对内插图象数据Dh1的影响。

另外, 第1及第2数据变换电路20、21通过线性量子化以外的非线性量子化, 可进行输入数据的比特数削减。例如, 由非线性量子化进行比特数变换时, 根据补正图象数据的变化 (邻接的补正图象数据间的差) 设定量子化密度。即, 通过在补正图象数据的变化大的区域将量子化密度设定成相对较高, 可进一步降低伴随比特数削减的内插图象数据Dh1的误差。

另外, 第1及第2数据变换电路20、21进行的数据变换处理后的数据的比特数不限于3比特, 只要是通过内插电路23的内插可求出实质上可使用的补正候补当前图象数据Dh1的比特数, 就可以选择任意的比特数。当然, 对应量子化比特数的值, 被削减化LUT保有电路22D中的查用表内的数据个数也变化。

而且, 由两数据变换电路20、21进行比特数变换后的各数据的比特数m、q也可以互不相同, 另外, 也可以其中一方不实施比特数变换。其中一方不实施比特数变换的场合, 通过削减两数据变换电路20或21中当前图象数据Di1或一帧前再现图象数据Dp1的量子化比特数n, 输出比特数变换后的当前图象数据De1或比特数变换后的一帧前再现图象数据De0。接着, 通过访问查用表, 根据比特数变换后的当前图象数据De1和未比特数变换的一帧前再现图象数据Dp1, 补正该

比特数变换后的当前图象数据De1, 或, 根据未比特数变换的当前图象数据Di1及比特数变换后的一帧前再现图象数据De0, 补正该当前图象数据Di1, 从而输出补正图象数据和与之邻接的补正图象数据。之后, 内插电路23根据当前图象数据Di1和一帧前再现图象数据Dp0, 采用比特数变换的变换结果即内插系数k1或k0, 通过进行这些补正图象数据的内插, 生成并输出内插图象数据Dh1。另外, 由两数据变换电路20、21进行比特数变换的场合, 补正图象数据由4个数据Df1~Df4组成, 而由两数据变换电路20、21之一进行比特数变换的场合, 补正图象数据由2个数据组成(参照式(1))。另外, 由两数据变换电路20、21之一进行比特数变换的场合, 两内插系数k1、k0的任何一方, 即, 当前图象数据Di1或一帧前再现图象数据Dp1内的未进行比特数变换的数据所对应的内插系数的值为0。从而, 根据式(1), k1=0时, 被削减化LUT至少具有 $2^n \times (2^n + 1)$ 个数据, 相反, k0=0时, 被削减化LUT至少具有 $(2^n + 1) \times 2^n$ 个数据。

另外, 内插电路23除了线性内插以外, 也可以构成通过利用高次函数的内插运算来计算内插图象数据Dh1。

(实施例3的变形例2)

本变形例与图22例示的实施例2的变形例2类似, 其不同点为不存在图22的减法电路17、补正量控制电路18及加法电路19, 其他构成要素20~24在两变形例中基本相同。即, 本变形例中也基本援用实施例2的变形例2中构成要素20~24的说明。以下的说明中, 援用实施例3中例示的图23。总之, 本变形例的核心部分还是对图23中的图象数据补正电路10D的构成进行修正。

图32是表示本变形例的图象数据处理部3的动作的流程图。图32中, 步骤St1~St5及步骤St7~St9的各步骤中的动作与实施例3及其变形例1中记载的步骤相同, 因而, 这里省略这些步骤的记载。本变形例的核心部分即补正图象数据限制步骤St10中, 在以下的规定的场合, 为了不补正当前图象数据Di1或减少其补正量, 根据当前图象

数据Di1及一帧前再现图象数据Dp0,限制补正图象数据内插步骤(St9)中生成的内插图象数据,并输出获得的限制图象数据Dg1。然后,限制图象数据Dg1作为补正当前图象数据Dj1输入图23的液晶显示屏11,该屏11将根据限制图象数据Dg1确定的电压向该象素所对应的显示象素用驱动电极施加,进行灰度显示动作。

如图33所示,本变形例的图象数据补正电路10D2除了图29所示构成要素(第1数据变换电路20、第2数据变换电路21、被削减化LUT保有电路22D及内插电路23)以外,还具有补正数据限制电路24。

补正数据限制电路24根据当前图象数据Di1及一帧前再现图象数据Dp0,判断当前图象数据Di1和前帧再现图象数据Dp0是否相等,当两数据Di1、Dp0相等时,限制内插图象数据Dh1。即,该电路24取代内插图象数据Dh1,将当前图象数据Di1本身作为补正当前图象数据Dj1输出。从而,当前图象数据Di1和一帧前再现图象数据Dp0相等的场合(图象无变化的场合),可消除两数据变换电路20、21进行比特数削减和内插电路23进行内插运算所伴随的图象数据的补正误差。

在当前图象数据Di1和一帧前再现图象数据Dp0之差小的场合,上述电路24取代内插电路23输出的内插图象数据Dh1,而将当前图象数据Di1本身作为限制图象数据Dg1输出,或,也可以限制补正图象数据Dh1,以减少补正量。更具体地说,当补正数据限制电路24判断当前图象数据Di1和一帧前再现图象数据Dp0之差的绝对值比预定值Sh小的场合,该电路24执行由以下的式(8)及式(9)提供的运算处理,可将内插图象数据Dh1限制在适当值。

[式6]

$$Dg1=Di1+m \times (Dh1-Di1) \quad \dots (8)$$

$$m=f(Sh-|Di1-Dp0|) \quad \dots (9)$$

其中, $f(Sh-|Di1-Dp0|)$ 是 $Sh-|Di1-Dp0|$ 的函数。

该函数可以是线性函数或高次函数,可适当确定该函数,使得当预定值Sh的边界附近的亮度值变化时,显示图象不会变得不自然。

另外，对于预定值Sh，虽然该值依存于两数据变换电路20、21中削减的比特数和内插电路23中的内插方法等，但是可将该值Sh预先确定为适当的最佳值，使得显示图象不会变得不自然。

5 如上所述，为了不补正当前图象数据Di1或减少补正量，根据当前图象数据Di1及一帧前再现图象数据Dp0，限制补正图象数据内插步骤St9中生成的内插图象数据，并输出获得的限制图象数据Dg1，从而，在一帧前的图象和当前图象之间无图象变化或该变化很少的场合，可以消除两数据变换电路20、21中的比特数削减及内插电路23中的内插运算所伴随的图象数据的补正误差，可减少不必要的补正
10 导致的显示图象的劣化。

(实施例4)

本实施例的目的为，对当前图象进行压缩编码及解码并进行图象处理的液晶显示装置用图象数据处理装置中，通过适当设定压缩编码参数，可进一步适宜地控制液晶的响应速度。以下，参照图面说明本实施例的一例。此时，在说明本实施例的液晶显示装置用图象
15 数据处理部的构成后，对核心部分，即采用FBTC编码进行压缩编码的动作进行详述。

图34是本实施例的液晶显示装置的构成的方框图。图34的液晶显示装置和图1所示液晶显示装置比较，构成要素1、2、4、5、6、7、
20 11相同。从而，本实施例中也基本援用实施例1中的构成要素1、2、4、5、6、7、11的说明。不同点为本装置具有构成要素50、100。即，本实施例的液晶显示装置由输入端子1、接收电路2、图象数据处理部3A及液晶显示屏11构成，核心部分的图象数据处理部3A具有：编码电路4；包含存储器控制电路5A及存储器5B的延迟电路5；第1及第
25 2解码电路6、7；补正数据生成电路50及补正电路100。

接收电路2将经由输入端子1接收的光栅运动图象信号作为数字形式的当前图象数据Di1，以单位时间(例如一个时钟周期)的转送比特数N1，向图象数据处理部3A输出。此时，图象数据处理部3A接收一

帧量的当前图象数据 D_{i1} 所必要的时间定义为接收时间 T_1 。图象数据处理部3A通过补正当前图象数据 D_{i1} 的灰度,可提高液晶显示屏11中的显示图象的灰度变化速度。此时,图象数据处理部3A将补正的当前图象数据 D_{j1} 以单位时间的转送比特数 N_3 ,向液晶显示屏11输出。

- 5 这里,图象数据处理部3A全部输出一帧量的当前图象数据 D_{j1} 所需要的时间定义为输出时间 T_3 。特别地,图象数据处理部3A通过第1及第2解码电路6、7进行的双解码处理,可消除压缩编码产生的误差,因而具有降低该误差的优点。

- 10 图象数据处理部3A的延迟电路5中包含的存储器控制电路5A具有:(i)暂时保持用于写入存储器5B的压缩编码图象数据 D_{a1} 的暂时存储区域(ii)暂时保持从存储器读出的当前图象的一帧前的图象所对应的压缩编码图象数据的暂时存储区域。

- 15 这里,存储器控制电路5A和存储器5B之间,单位时间转送的数据的比特数表示为 N_2 。从而,转送数据比特数 N_2 为单位时间内存储器控制电路5A向存储器5B输出的数据量和单位时间内存储器控制电路5A从存储器5B读出的数据量的合计。

- 20 另外,存储器控制电路5A向存储器5B输出全部一帧量的压缩编码图象数据 D_{a1} 所需要的时间和存储器控制电路5A从存储器5B读出延迟了相当于一个帧周期的一帧量的压缩编码图象数据所需要的时间相等,两者的时间定义为 T_2 。

- 25 或,也可以这样构成,即,编码电路4具有暂时保持用于写入存储器5B的压缩编码图象数据的暂时存储区域,第2解码电路7具有暂时保持从存储器控制电路5A输出的一帧前的压缩编码图象数据的暂时存储区域。但是,该场合,编码电路4经由存储器控制电路5A向存储器5B输出的数据量和第2解码电路7经由存储器控制电路5A从存储器5B读出的数据量的合计成为转送数据比特数 N_2 。而且,该场合,编码电路4经由存储器控制电路5A向存储器5B输出全部一帧量的压缩编码图象数据 D_{a1} 所需要的时间和,第2解码电路7经由存储器控制电

路5A从存储器5B读出延迟了相当于一个帧周期的一帧量的压缩编码图象数据所需要时间变成相等，两者的时间变为上述时间T2。

图35表示图34所示图象数据处理部3A中的一系列动作的流程图，是已述的图2所对应的步骤图。比较图35和图2可明白，步骤St1-St3
5 在两实施例4、1中是相同的步骤，步骤St4A、St5A与实施例1不同。

即，当前图象数据编码步骤St1中，通过编码电路4的动作对当前图象数据Di1压缩编码，并输出压缩了数据容量的压缩编码图象数据Da1。后续的编码图象数据延迟步骤St2中，利用存储器控制电路5A及存储器5B的动作，(i)读出对某像素的当前图象的一个帧周期前的该像素的图象进行压缩编码而形成的压缩编码图象数据Da0，输出到
10 第2解码电路7，同时，(ii)由于接收的当前图象的压缩编码图象数据Da1延迟了相当于一个帧周期，进行将该压缩编码图象数据Da1写入存储器5B内的处理。编码图象数据解码步骤St8中，对两压缩编码图象数据Da1、Da0解码，将解码的解码图象数据Db1、Db0输出。

15 补正数据生成步骤St4A中，在补正数据生成电路50中根据第1及第2解码图象数据Db1、Db0，生成用于补正当前图象数据Di1的补正数据Dc。

而且，当前图象数据补正步骤St5A中，在补正电路100中，根据补正数据Dc补正当前图象数据Di1，将补正的当前图象数据Dj1向液晶显示屏11输出。
20

对当前图象数据Di1逐帧执行各步骤S1~St5的动作。以下，详述图象数据处理部3A。

编码电路4通过对当前图象数据Di1编码压缩其数据容量，且将压缩后的编码图象数据Da1向存储器控制电路5A及第1解码电路6发送。
25 这里，作为编码电路4中的当前图象数据Di1的编码方式，例如，可采用象JPEG一样的2维离散余弦变换编码方式，象FBTC或GBTC一样的块编码方式，象JPEG-LS一样的预测编码方式，或，象JPEG2000一样的小波变换方式等。总之，作为上述编码方式，可采用任意的静止

图象用编码方式。另外，用于上述静止图象的编码方式，可采用编码前的图象数据和解码的图象数据完全一致的可逆编码方式和两者不一致的非可逆编码方式的之一的方式。另外，也可以采用编码量随图象数据而变化的可变长编码方式及编码量一定的固定长编码方式的之一的方式。

存储器控制电路5A响应从编码电路4发送来的压缩编码图象数据Da1的接收，(i)从存储器5B的对应地址读出一帧前的该像素的图象所对应的压缩编码图象数据Da0(该压缩编码图象数据相当于从当前图象算起延迟了相当于一个帧周期的压缩编码图象数据)，向第2解码电路7发送读出的压缩编码图象数据Da0，同时，(ii)向存储器5B输出当前图象的压缩编码图象数据Da1，将该数据Da1存储到存储器5B的规定的地址。此时，在存储器控制电路5A和存储器5B之间，单位时间转送的数据的比特数为上述比特数N2。从而，转送数据比特数N2为单位时间从存储器控制电路5A输出的数据容量和单位时间从存储器5B读出的数据容量的合计。例如，单位时间是一个帧周期的场合，单位时间从存储器控制电路5A写入存储器5B的数据量和单位时间从存储器5B6读出到存储器控制电路5A的数据量变成相等。但是，由于实际的装置构成同时或独立进行数据的写入和数据的读出，因而局部时间内(例如一个时钟内)，两者的数据量未必一致。

另外，从存储器控制电路5A向存储器5B输出全部一帧量的压缩编码图象数据Da1所需要的时间和存储器控制电路5A从存储器5B读出全部一帧量的压缩编码图象数据Da0所需要的时间相等，两者的时间为上述时间T2。

另外，存储器5B具有同时执行写入和读出的功能，或，独立执行写入和读出的功能。

第1解码电路6对压缩编码图象数据Da1解码，将第1解码图象数据Db1向补正数据生成电路50发送。同时，第2解码电路7对存储器控制电路5A发送来的压缩编码图象数据Da0解码，将获得的第2解码图象

数据Db0向补正数据生成电路50发送。这里，第1解码图象数据Db1对应于当前图象数据Di1，第2解码图象数据Db0对应于当前图象数据Di1的一帧前的图象数据。

5 补正数据生成电路50，逐一对各自对应的(位于同一坐标)像素比较第1解码图象数据Db1提供的第1灰度数和一帧前的第2解码图象数据Db0提供的第2灰度数，生成各像素的灰度数的变化所对应的补正数据Dc，将该数据Dc向补正电路100输出。这里，补正数据Dc是对每个像素补正其当前图象数据Di1的信号。即，补正数据Dc是，(i)对于灰度数比一帧前的图象增加的像素(变亮的像素)(第1灰度数>第2灰度数)，提供进一步增加其灰度数(当前图象数据的灰度数)的第1补正量的信号，另一方面，(ii)对于灰度数减少的像素(变暗的像素)(第1灰度数<第2灰度数)，提供进一步减少其灰度数的第2补正量的信号。相对地，对于一帧内的某像素，当前图象和其一帧前的图象之间灰度数(亮度)无变化时，补正数据Dc是具有指示不进行该像素中的当前图象数据的灰度数的增减的电平的信号，结果，对该像素不进行灰度数的补正。

10

15

作为具体例，补正数据生成电路50由存储有用以指定对当前图象数据Di1的灰度数进行补正时的补正量的补正数据的查用表(LUT)构成。

20 这里，图36是表示补正数据生成电路50的输入输出数据的图，表示第1及第2解码图象数据Db0、Db1都是8比特(256灰度)像素数据的场合的查用表数据。图36的一例中，补正数据生成电路50具有第1及第2解码图象数据Db1、Db0各自的像素数据的各灰度(0~255)所对应的256×256个补正数据，构成2维排列的查用表。从而，补正数据生成电路50根据两解码图象数据Db0、Db1的组合，输出对应的补正数据 $Dc=dt(Db1, Db0)$ 。

25

补正数据生成电路50存储的各补正数据dt(Db1, Db0)是当前图象数据Di1提供的各像素数据内表示补正量的数据，用以逐个像素地补

正当前图象数据Di1的灰度数,对其灰度数较一帧前增加的象素,进一步增加其灰度数,反之,对其灰度数较一帧前减少的象素,进一步减少其灰度数。从而,对于当前帧中的图象和其一帧前中的图象之间没有灰度变化的象素,补正数据dt (Db1, Db0)变成0。

5 如图34所示,补正数据生成电路50将各象素的补正数据Dc向补正电路100输出。结果,补正电路100根据当前图象数据Di1及补正数据Dc,逐个象素地补正当前图象数据Di1的灰度数,补正的当前图象数据Dj1向液晶显示屏11输出。此时,确定补正当前图象数据Dj1,使得根据该补正当前图象数据Dj1,由液晶显示屏11生成的液晶施加电压而实现的液晶内的对应显示象素中的透射率在经过一个帧周期后
10 达到与该象素的当前图象数据Di1的第1灰度数相当的第1透射率。液晶显示屏11内的驱动器(未图示)根据补正当前图象数据Dj1,确定驱动对应的分段电极的电压,通过施加该驱动电压,液晶显示屏11进行提供第1灰度数的显示动作。

15 另外,存储器控制电路5A和存储器5B之间转送压缩编码图象数据所需要的时间T2超过一帧量的延迟时间时,该时间T2相对于图象数据处理部3A接收全部一帧量的当前图象数据Di1所需要的时间T1变长,必须以其他方法进行定时调节。从而,时间T2必须设定在一帧的延迟周期以内。

20 但是,一般地,显示液晶显示中一个象素所必要的的数据容量为显示红色(以下,称为「R」。)的8比特、显示绿色(以下,称为「G」。)的8比特及显示蓝色(以下,称为「B」。)的8比特的合计值,即24比特。另外,存储器控制电路5A和存储器5B之间转送数据的总线的宽度一般设定成 2^n 比特,例如总线宽度为8比特、16比特或32比特。但是,总线宽度不限于这些值。
25

这里,考虑压缩编码图象数据Da1的第2容量等于当前图象数据Di1的第1容量的情况。该场合,在接收某一象素的当前图象数据Di1的时间内,从存储器控制电路5A向存储器5B输出的数据量是24比特,

反之存储器控制电路5A从存储器5B读出的数据量也是24比特，两者5A、5B间收发的数据量的合计值是48比特。

5 现在，由于存储器5B具有同时或独立进行写入和读出的功能，若连接存储器控制电路5A和存储器5B的总线宽度不具有48比特以上的容量，则存储器控制电路5A和存储器5B之间转送数据的时间T2会变成比一帧延迟周期大。但是，连接存储器控制电路5A和存储器5B的总线宽度最大为32比特。从而，在接收1象素量的当前图象数据Di1的时间内，从存储器控制电路5A向存储器5B输出的数据量和存储器控制电路5A从存储器5B读出的数据量的合计（即，48比特的数据量）
10 如果不抑制在32比特以下，就无法将时间T2控制在一帧量的延迟期间内的时间内。

因而，编码电路4必须进行当前图象数据Di1的压缩编码，使压缩编码图象数据Da1的数据容量（第2容量）变成低于当前图象数据Di1的数据容量（第1容量）的 $32/48=2/3$ 。

15 另外，若压缩编码图象数据Da1的数据容量为当前图象数据Di1的 $2/3$ 以下，例如，为 $1/2$ 时，在接收1象素量的当前图象数据Di1的时间内，从存储器控制电路5A向存储器5B输出的数据及存储器控制电路5A从存储器5B读出的数据都变成24比特，剩下8（ $=32-24$ ）比特的未使用区域。利用该8比特的容量，图象数据以外的信息也可以从存储器控制电路5A向存储器5B输出，同时从存储器5B读出。
20

另外，存储器控制电路5A和存储器5B之间以32比特单位进行数据的读写时，在一个帧周期内，一个帧周期的 $1/3$ 的时间不进行两部分5A、5B间的读写。利用这段时间，则图象数据以外的信息也可以从存储器控制电路5A向存储器5B输出，同时从存储器5B读出。

25 以下，说明连接存储器控制电路5A和存储器5B的总线宽度为32比特时，执行当前图象数据Di1的压缩编码，使压缩编码图象数据Da1的第2容量变成低于当前图象数据Di1的第1容量的 $1/2$ 的情况。

图37(A)～图37(C)及图38(A)～图38(C)是以例如FBTC编码构成编

码电路4时的压缩编码动作的概要示意图。这些图面中，图37(A)是表示当前图象数据Di1的一部分的图，图37(B)是表示图37(A)的当前图象数据Di1中的一个块的图，图37(C)是表示对图37(B)的一个块内的数据通过FBTC编码进行压缩编码后的数据容量的图。另外，图38(A)是表示各象素具有的当前图象的数据的图，图38(B)是表示对图38(A)的数据进行压缩编码后的状态的图，图38(C)是表示对图38(B)的数据解码处理后的各象素具有的数据的图。

另外，FBTC(Fixed Block Truncation Coding: 固定块截断编码)编码是块编码方式的一种，是编码前的图象数据和解码的图象数据不一致的非可逆编码方式，且是编码量一定的固定长编码方式。

FBTC编码的编码方法，首先，将图象分割成各自具有水平象素数 \times 垂直象素数大小的多个块。接着，各块中，根据该块包含的象素数据的平均值和范围值，将象素数据量子化成多个级别，压缩图象数据，获得编码数据。编码数据中包含平均值、范围值和各象素的量子化后的值。解码方法根据平均值和范围值计算各级别的量子化值所对应的代表值，对图象数据解码。

另外，FBTC编码中，如图37(A)、图37(B)及图37(C)所示，压缩编码后的数据容量由①水平块大小BH，②垂直块大小BV，③分配给平均值La的比特数bpa，④分配给动态范围值Ld的比特数bpd，及⑤取决于量子化级别QL的分配给各象素的数据容量确定。

以下，作为FBTC编码中的具体例，说明4值化压缩编码。4值化的场合，量子化级别QL变成4。首先，如图37(A)所示，当前图象数据分割成多个块。这里，各块的大小等于水平方向的象素数BH和垂直方向的象素数BV之积。图37(B)表示这样块分割的当前图象数据的状态。

接着，对各块进行以下的处理。首先，从各块内的象素信号中获得该块中的最大值的象素信号及最小值的象素信号。接着，将从上述最小值到上述最大值的区间4等分，获得最小值、((最小值) \times 3+最

大值)/4、(最小值+最大值)/2、((最小值)+(最大值) \times 3)/4及最大值。
而且，获得从最小值到((最小值) \times 3+最大值)/4的区间中的象素信号的
的平均值Q1，及从((最小值)+(最大值) \times 3)/4到最大值的区间中的象
素信号的平均值Q4。而且，从这些平均值Q1及Q4求出范围值Ld=Q4-Q1
5 及平均值La=(Q1+Q4)/2。最后，获得量子化阈值La-Ld/3、La、
La+Ld/3，将各象素信号量子化成4值。

另外，在4值化的场合，分配给各象素的数据容量为2比特。从而，
由4值化压缩方法压缩后的数据容量为bpa+bpd+((QL/2) \times (BH \times
BV))。

10 对压缩的数据解码的场合的代表值为La-Ld/2、La-Ld/6、La+Ld/6
及La+Ld/2。

例如，考虑令BH=4及BV=4，各象素具有图38(A)所示数据的情况。
图38(A)中，最大值为240，最小值为10，((最小值) \times 3+最大值)/4为
67，(最小值+最大值)/2为125，(最小值+(最大值) \times 3)/4为182。而
15 且，平均值Q1为40，平均值Q4为210，范围值Ld为Q4-Q1=170，平均
值La为(Q1+Q4)/2=125。最后，量子化阈值为La-Ld/3=69、La=125、
La+Ld/3=181。图38(B)表示该场合对应的压缩编码后的状态。对于
象素数据为10的某象素及象素数据为50的某象素，压缩编码后的数
据为00，对于象素数据为100的某象素，压缩编码后的数据为01，对
20 于象素数据为150的某象素，压缩编码后的数据为10，对于象素数据
为200或240的某象素，压缩编码后的数据为11。若对图38(B)所示压
缩编码后的状态进行解码处理，可获得图38(C)所示状态。该场合的
代表值变成，La-Ld/2=40、La-Ld/6=99、La+Ld/6=151及La+Ld/2=210。

另外，该4值化压缩方法是FBTC编码中的一例，2值化及3值化压
25 缩方法也具有基本与4值化压缩方法同样的操作。另外，作为具体的
编码方法，也可采用上述以外的方法。

图39(A)及图39(B)是说明采用FBTC编码参数生成压缩编码图象数
据的一例的图。另外，图39(A)及图39(B)表示对显示单色、例如R所

必要的数 据 (以下, 称为「R数 据」。同样, 显示G或B所必要的数 据 分别称为「G数 据」或「B数 据」) 进 行 处 理 的 场 合。当然, 对G数 据 及B数 据 也 可 进 行 同 样 的 处 理。该 场 合, 由于只考虑R数 据, 分 配 给 各 象 素 的 数 据 容 量 为 8 比 特。

- 5 图39 (A) 是 当 前 图 象 数 据 Di1 的 1 块 内 的 数 据 容 量 用 比 特 数 表 示 的 图。另 外, 图 39 (B) 是 压 缩 编 码 图 象 数 据 Da1 中 的 1 块 内 的 数 据 容 量 用 比 特 数 表 示 的 图。这 里, 作 为 FBTC 编 码 参 数, 设 定 BH=4, BV=2, bpa=8, bpd=8, QL=4。

- 10 该 场 合, 当 前 图 象 数 据 Di1 的 一 个 块 具 有 的 数 据 容 量 为 $8 \times (4 \times 2) = 64$ 比 特。另 一 方 面, 压 缩 编 码 图 象 数 据 Da1 的 一 个 块 具 有 的 数 据 容 量 变 成 $8 + 8 + (2 \times (4 \times 2)) = 32$ 比 特。即, 利 用 上 述 的 参 数 的 场 合, 压 缩 编 码 图 象 数 据 Da1 的 数 据 量 成 为 当 前 图 象 数 据 Di1 的 数 据 量 的 $1/2$ 。因 而, 从 存 储 器 控 制 电 路 5A 向 存 储 器 5B 输 出 的 数 据 量 及 存 储 器 控 制 电 路 5A 从 存 储 器 5B 读 出 的 数 据 量 变 成 当 前 图 象 数 据 Di1 的 数 据 量 的 $1/2$, 可
15 以 令 图 34 中 所 示 数 据 比 特 数 N2 等 于 数 据 比 特 数 N1。从 而, 不 仅 提 高 了 存 储 器 控 制 电 路 5A 和 存 储 器 5B 之 间 的 转 送 速 度, 且 可 使 时 间 T2 等 于 时 间 T1, 因 而, 可 构 成 本 处 理 部 3A, 使 得 在 时 间 T1 期 间, 存 储 器 控 制 电 路 5A 将 压 缩 编 码 图 象 数 据 Da0 向 存 储 器 5B 输 出 的 同 时, 从 存 储 器 5B 读 出 延 迟 了 相 当 于 一 个 帧 周 期 的 压 缩 编 码 图 象 数 据 Da0。

- 20 以 上 的 说 明 中, 作 为 编 码 电 路 4 的 构 成 例, 说 明 了 采 用 图 39 (A) 及 图 3g (B) 所 示 的 FBTC 编 码 参 数 进 行 FBTC 编 码 的 情 况, 但 是 不 限 于 这 样 的 参 数 值。例 如, 若 令 BH=2, BV=2, bpa=6, bpd=6, QL=2, 则 压 缩 编 码 图 象 数 据 Da1 具 有 的 数 据 容 量 变 成 $6 + 6 + (1 \times (2 \times 2)) = 16$ 比 特, 当 前 图 象 数 据 Di1 的 一 个 块 变 成 具 有 $8 \times (2 \times 2) = 32$ 比 特 的 $1/2$ 。总 之, 重 要 的 是 将 压 缩 编 码 图 象 数 据 Da1 的 容 量 设 定 在 当 前 图 象 数 据 Di1 的 容 量 的 $1/2$ 以 下, 如 果 可 以 实 现, 则 FBTC 编 码 参 数 的 组 合 可 以 是 任 意 的。
25 另 外, 当 然 压 缩 编 码 处 理 中 也 可 以 采 用 FBTC 编 码 以 外 的 方 法。

如 上 所 述, 编 码 电 路 4 中 的 压 缩 编 码 参 数 根 据 输 入 图 象 数 据 (当 前

图象数据Di1)的第1容量及输入图象数据对应的压缩编码图象数据Da1的第2容量设定。

<本实施例的优点>

5 根据本实施例, 由于编码电路4中的压缩编码图象数据Da1的容量控制为当前图象数据Di1的容量的1/2, 因而, 相对于图象数据处理部3A接收一帧量的当前图象数据Di1并输入内部所需要的时间T1, 存储器控制电路5A和存储器5B之间转送数据的时间T2不会变长, 存储器控制电路5A和存储器5B之间的数据转送比特数N2可设定成与输入数据的转送比特数N1相同的比特数。

10 而且, 由于编码电路4中的压缩编码图象数据Da1的容量设定成当前图象数据Di1的容量的1/2, 因而可以削减将当前图象数据Di1延迟一个帧周期所必要的存储器5B的存储器容量, 而且, 由于不必提高存储器控制电路5A和存储器5B之间的转送速度, 因而具有可缩小电路规模的优点。

15 而且, 不间断当前图象数据Di1, 通过压缩编码压缩数据容量, 从而, 可获得提高补正数据Dc的精度并总是进行最佳补正的优点。

而且, 采用解码的图象数据Db0、Db1来生成补正数据Dc, 根据生成的补正数据Dc, 对未进行编码及解码的当前图象数据Di1进行补正, 根据补正的当前图象数据Dj1进行显示, 从而, 可获得在显示图
20 象中不会出现因编码解码产生的误差的影响。

(实施例4的变形例1)

实施例4中说明了将编码电路4中的压缩编码图象数据Da1的容量控制在当前图象数据Di1的容量的1/2以下的场合。相对地, 本变形例中, 通过控制压缩编码参数, 实现可具有其容量在当前图象数据Di1
25 的第1容量的1/3以下的第2容量的压缩编码图象数据Da1。从而, 本变形例的以下记载中, 直接援用图34的电路方框图。

实施例4中, 连接存储器控制电路5A和存储器5B的总线宽度是32比特。相对地, 将压缩编码图象数据Da1的容量设定成当前图象数据

Di1的容量的1/3时, 在接收1象素量的当前图象数据Di1的时间内, 从存储器控制电路5A象存储器5B输出的数据量和存储器控制电路5A从存储器5B读出的数据量的合计成为 $48 \times (1/3) = 16$ 比特, 作为连接两部分5A、5B的总线, 可采用16比特宽度的总线。另外, 当然也可采用32比特宽度的总线。

图40(A)及图40(B)表示作为FBTC编码参数的设定例, 设定BH=4, BV=2, La=7, Ld=6, QL=2的情况。另外, 本变形例中也与实施例4同样, 表示仅仅处理单色, 例如R数据的情况, 分配给各象素的数据容量为8比特。图40(A)为以比特数表示某一个块内的各当前图象数据Di1的数据容量的图。相对地, 图40(B)为以比特数表示一个块内的各压缩编码图象数据Da1的数据容量的图。

该场合, 当前图象数据Di1的一个块具有的数据容量是 $8 \times (4 \times 2) = 64$ 比特, 另一方面, 压缩编码图象数据Da1的一个块具有的数据容量变成 $7 + 6 + (1 \times (4 \times 2)) = 21$ 比特。

从而, 采用上述参数时, 压缩编码图象数据Da1的容量变成当前图象数据Di1的容量的1/3以下。即, 采用上述参数的场合, 压缩编码图象数据Da1的数据量变成当前图象数据Di1的数据量的1/3以下。因而, 从存储器控制电路5A向存储器5B输出的数据量及存储器控制电路5A从存储器5B读出的数据量都变成当前图象数据Di1的数据量的1/3, 图34中所示的数据比特数N2可以为 $(N1/3) \times 2$ 。从而, 可以不提高存储器控制电路5A和存储器5B之间的转送速度, 使时间T2等于时间T1。结果, 在时间T1期间, 存储器控制电路5A可将压缩编码图象数据Da0向存储器5B输出, 同时, 从存储器5B读出延迟了相当于一个帧周期的压缩编码图象数据Da0。

以上的说明例中, 说明了通过采用图40(A)及图40(B)所示的FBTC编码参数的FBTC编码构成编码电路4的情况, 但是本变形例中的编码参数值当然不限于这样的例子。例如, 若设定BH=4、BV=4、bpa=8、bpd=8、QL=3, 则压缩编码图象数据Da1具有的数据容量变成

8+8+((16/5)×8+2)=42 比特, 这在当前图象数据Di1的块具有的
8×(4×4)=128比特的1/3以下(其中, 16/5中的小数点以下舍去)。总
之, 只要压缩编码图象数据Da1的容量在当前图象数据Di1的容量的
1/3以下, FBTC编码参数的组合结构可以是任意的。另外, 当然, 作
5 为压缩编码处理, 也可采用FBTC编码以外的方法。

<本变形例的优点>

如上所述, 根据本变形例, 由于编码电路4中的压缩编码图象数
据Da1的容量控制在当前图象数据Di1的容量的1/3以下, 相对于图象
数据处理部3A接收全部一帧量的当前图象数据Di1并输入该部分3A内
10 所需要的时间T1, 存储器控制电路5A和存储器5B之间转送数据所需
的时间T2不会变长。因而, 存储器控制电路5A和存储器5B之间的
数据转送比特数N2可以是输入数据的转送比特数N1的2/3的比特数。

而且, 由于编码电路4中的压缩编码图象数据Da1的容量在当前图
象数据Di1的容量的1/3以下, 因而可削减将当前图象数据Di1延迟一
15 个帧周期所需的存储器5B的存储器容量, 而且, 由于不必提高存储
器控制电路5A和存储器5B之间中的转送速度, 因而可缩小电路规模。

而且, 输入图象为每像素24比特的图象数据的场合, 在接收1象
素量的当前图象数据Di1的时间内, 从存储器控制电路5A向存储器5B
输出的数据量和存储器控制电路5A从存储器5B读出的数据量的合计
20 变成 $48 \times (1/3) = 16$ 比特, 因而, 连接存储器控制电路5A和存储器5B的
总线可采用16比特宽度的总线。

(实施例4的变形例2)

本变形例是压缩解码处理对象的图象数据包含①亮度信号所对应
的数据及②2个色差信号所对应的数据的情况。实施例4及其变形例1
25 中, 说明了压缩解码处理R数据、G数据及B数据组成的图象数据的情
况。相对地, 在压缩解码处理的图象数据包含亮度信号及2个色差信
号所对应的数据的场合, 通过将(i)用以处理亮度信号(Y)所对应的
数据Dm1y(以下, 称为「亮度数据」)的第1压缩编码参数和(ii)用以

处理2个色差信号(R-Y, B-Y)所对应的数据Dm1c(以下,称为「色差数据」。) 的第2压缩编码参数设定成互不相同的值,可使亮度数据的压缩率和色差数据的压缩率互不相同。

5 由于人的视觉对亮度比对颜色敏感,因而,为了防止数据的损失,对视觉重要度高的亮度数据Dm1y减小其压缩率。另一方面,对视觉重要度低的2个色差数据Dm1c,将其压缩率设定成较高。即,(亮度数据Dm1y的第1压缩率)<(色差数据Dm1c的第2压缩率)。通过这样的控制可以削减存储器5B的容量。

10 图41是表示本变形例的液晶显示装置的构成的方框图。本装置的特征为:通过第1色空间变换电路30将R、G及B的(第1)三原色数据组成的当前图象数据Di1变换成亮度信号数据Dm1y及2个色差信号数据Dm1c,然后通过具有相同或不同的第1及第2压缩编码参数的编码电路4,对两数据Dm1y及Dm1c进行第1及第2压缩编码处理,该点与图34例示的实施例4的装置不同。但是,从当前图象数据Di1看,图41的
15 第1色空间变换电路30及编码电路4可以说是构成了广义的当前图象数据Di1用编码电路。

第1色空间变换电路30将R数据、G数据及B数据的第1三原色数据组成的当前图象数据Di1变换成亮度信号数据Dm1y及2个色差信号数据Dm1c,变换后的第1图象数据Dm1(亮度数据Dm1y及色差数据Dm1c)
20 向编码电路4发送。

编码电路4对第1图象数据Dm1压缩编码,将压缩编码图象数据Da1向存储器控制电路5A及第1解码电路6发送。即,压缩编码参数由(i)根据对亮度数据Dm1y的容量及亮度数据Dm1y编码而获得的编码亮度数据的容量来设定的第1压缩编码参数和(ii)根据对色差数据Dm1c的容量及色差数据Dm1c编码而获得的编码色差数据的容量来设定的第2
25 压缩编码参数组成。编码电路4分别根据第1及第2压缩编码参数,对亮度数据Dm1y及色差数据Dm1c编码并生成编码亮度数据及编码色差数据,同时,将这些编码亮度数据及编码色差数据作为编码图象数

据Da1向该输出端输出。

由第1及第2解码电路6、7解码的第1及第2解码图象数据Db1、Db0分别向第2及第3色空间变换电路31、32发送。

第2及第3色空间变换电路31、32分别将由亮度数据及2个色差数据组成的第1及第2解码图象数据Db1、Db0变换成R数据、G数据及B数据组成的第2及第3三原色数据。由第2及第3色空间变换电路31、32变换的R数据、G数据及B数据组成的第2及第3图象数据Dn1、Dn0发送到补正数据生成电路50。从而，从补正数据生成电路50一侧看来，可以认为第1解码电路6及第2色空间变换电路31构成广义的补正数据生成电路用第1解码电路，第2解码电路7及第3色空间变换电路32构成广义的补正数据生成电路用第2解码电路。补正数据生成电路50以后的处理如实施例4所述。

本变形例中，(i)如实施例4中所述，可以设定编码电路4中的压缩编码参数(第1及第2压缩编码参数)，使压缩编码图象数据Da1的容量在当前图象数据Di1的容量的1/2以下。或，(ii)如实施例4的变形例1中所述，也可以设定压缩编码参数(第1及第2压缩编码参数)，使编码电路4中的压缩编码图象数据Da1的容量在当前图象数据Di1的容量的1/3以下。或，(iii)也可使亮度数据Dm1y的第1压缩编码参数和2个色差数据Dm1c的第2压缩编码参数互不相同。而且，(iv)当然，作为压缩编码处理，也可采用FBTC编码以外的方法。

以下说明处理2个色差数据的情况。

如上所述，与亮度数据比较，色差数据对视觉上的重要度较低。从而，第1色空间变换电路30中，当前图象数据Di1变换成亮度数据Dm1y及2个色差数据Dm1c后，为了削减压缩编码图象数据Da1的容量，在进行编码电路4中压缩编码处理前可间拔色差数据Dm1c。即，编码电路4具有色差数据间拔处理部(未图示)，在进行色差数据Dm1c的第2编码处理之前的阶段，仅仅对色差数据Dm1c进行间拔处理。这里，图42(A)及图42(B)是说明间拔处理的图。

另外，专利第3041951号公报记载的先行发明中也进行间拔处理。但是，本变形例的特征为仅仅对色差数据进行间拔处理，而对重要度高的亮度数据不进行间拔处理，该点与进行亮度数据的间拔处理的专利第3041951号公报记载的先行发明相比，基本上其依据的想法不同。

图42(A)是表示一方的色差数据Dm1c的一部分的图，图42(B)是表示对图42(A)的色差数据Dm1c进行间拔处理后的数据的图，图42(A)及图42(B)中的数字是各像素具有的色差数据的值。如图42(A)及图42(B)所示，编码电路4的上述间拔处理部对色差数据分别进行间拔处理，在水平方向上从2像素间拔1像素，在垂直方向上从2像素间拔1像素，作为结果获得的压缩编码图象数据Da1c的容量变成不进行间拔处理时的1/4。

如图42(B)所示，对间拔处理的色差数据Dm1c进行压缩编码，该压缩编码图象数据向第1解码电路6及存储器控制电路5A输出。在进行间拔处理的场合，为了获得间拔的像素的色差数据，对第1及第2解码数据Db0、Db1进行内插。即，第1及第2解码电路6、7都具备进行用于获得编码电路4中间拔的像素的色差数据的内插处理的内插电路。

图43(A)~图43(E)说明了间拔处理的一例。另外，本变形例中，分配到各像素的亮度数据的数据容量是8比特，分配到各像素的2个色差数据的数据容量也各为8比特。图43(A)是以比特数表示属于4块内的亮度数据Dm1y的数据容量的图，图43(B)是以比特数表示属于1块内的压缩编码图象数据Da1y的数据容量的图。另外，图43(C)是以比特数表示属于4块内一方的色差数据Dm1c的数据容量的图，图43(D)是以比特数表示图43(C)的色差数据间拔后的色差数据Dm1c的数据容量的图，图43(E)是以比特数表示属于1块内的压缩编码图象数据Da1c的数据容量的图。另外，由于色差数据存在2个，因而实际上，从图43(C)到图43(D)的间拔处理及从图43(D)到图43(E)的压缩编码分别

对2个色差数据进行。

这里, 作为FBTC编码参数, 对亮度数据, 设定BH=4, BV=4, La=8, Ld=8, QL=4, 对2个色差数据, 设定BH=4, BV=4, La=8, Ld=8, QL=2。

对亮度数据, 根据设定的上述参数进行压缩编码, 可获得图43(A)所示状态到图43(B)所示状态。即, 亮度数据的容量从 $8 \times (8 \times 8) = 512$ 比特减少到 $(8+8+(2 \times (4 \times 4))) \times 4 = 192$ 比特。即, 亮度数据Dm1y的容量512比特变成压缩编码图象数据Da1y的容量192比特。

对于色差数据, 压缩编码前, 进行从水平方向的2像素间拔1像素、垂直方向的2像素间拔1像素的处理。从而, 可从图43(C)所示状态获得图43(D)所示状态。通过该间拔处理, 一方的色差数据的容量从 $8 \times (8 \times 8) = 512$ 比特减少到 $8 \times (4 \times 4) = 128$ 比特。

而且, 根据设定的上述压缩编码参数进行色差数据的压缩编码。从而, 可从图43(D)所示状态获得图43(E)所示状态。通过该压缩编码, 一方的色差数据的容量从 $8 \times (4 \times 4) = 128$ 比特减少到 $8+8+(1 \times (4 \times 4)) = 32$ 比特。从而, 色差数据Dm1c的全体容量 $512 \times 2 = 1024$ 比特变成压缩编码图象数据Da1c的全体容量 $32 \times 2 = 64$ 比特。

如上所述, 亮度数据Dm1y的512比特和色差数据Dm1c的1024比特相加后的1536比特的数据容量通过压缩编码, 变成压缩编码图象数据Da1的容量 $(192+64) = 256$ 比特。即, 压缩编码图象数据Da1的容量变成图象数据Dm1的容量的 $256/1536 = 1/6$ 。

另外, 在该第2编码处理前, 也可以仅仅对色差数据进行平滑化处理。图44(A)及图44(B)表示编码电路4内的平滑化处理部(未图示)进行这样的平滑化处理的情况。图44(A)表示一方的色差数据Dm1c的一部分, 图44(B)表示图44(A)的色差数据Dm1c平滑化处理后的数据。这里, 图44(A)及图44(B)中的数字是各像素具有的色差数据的值。

如图44(A)及图44(B)所示, 在由水平方向的2像素及垂直方向的2像素、合计4像素构成的块中, 进行色差数据的平滑化处理。在进行平滑化处理的场合, 获得的压缩编码图象数据Da1c的容量为不进行

平滑化处理的场合的容量的1/4。

然后，对图44(B)所示平滑化处理后的色差数据Dm1c进行压缩编码，获得的数据向第1解码电路6及存储器控制电路5A输出。压缩编码处理与间拔处理中说明的情况相同。

5 另外，在进行以上的平滑化处理的场合中，为了获得平滑化的象素的色差数据，必须对从第1及第2解码电路6、7输出的第1及第2解码数据Db1，Db0进行内插处理。从而，第1及第2解码电路6、7具有该用途的内插电路(未图示)。

10 这里作为一个示例，如图43(A)至图43(B)所示，采用利用了FBTC编码参数的FBTC编码来构成编码电路4的情况，但是本变形例不限于这样的参数值。即，可以以任意的组合构成FBTC编码参数。另外，当然作为压缩编码处理，可以采用FBTC编码以外的方法。

<本变形例的优点>

15 如上所述，本变形例可防止亮度数据中的信息的损失，同时，由于仅仅对色差数据进行间拔处理或平滑化处理，可显著削减当前图象数据Di1延迟一个帧周期所必要的存储器5B的容量，且不必提高存储器控制电路5A和存储器5B之间中的转送速度，因而可以缩小电路规模。

20 而且，编码电路4中，由于压缩编码图象数据Da1的容量与当前图象数据Di1的容量相比被显著压缩，因而相对于图象数据处理部3接收全部一帧量的当前图象数据Di1所需要的时间T1，存储器控制电路5A和存储器5B之间转送数据的时间T2并不会变长，存储器控制电路5A和存储器5B之间的数据转送比特数N2可设定成比输入数据的转送比特数N1少的比特数。

25 而且，输入图象为每象素24比特的图象数据的场合，在接收1象素量的当前图象数据Di1的时间内，由于从存储器控制电路5A向存储器5B输出的数据量和存储器控制电路5A从存储器5B读出的数据量的合计为 $48 \times (1/6) = 8$ 比特，因而，连接存储器控制电路5A和存储器5B

的总线可采用8比特宽度的总线。

(实施例4的变形例3)

实施例4及其变形例1及2中展开的技术思想也可适用于已述的实施例1、实施例2及其所有变形例以及实施例3及其所有变形例。

5 作为这样的—个示例，图45的方框图表示了将图34所例示的实施例4的特征应用到图23所例示的实施例3而获得的装置。该场合，除了实施例3的优点，还可获得已述的实施例4的优点。

(附记)

10 以上，详细说明了本发明的实施例，以上的说明是对可适用本发明的各个方面进行示例，但是本发明不限于此。即，在不脱离本发明的范围内可考虑对已说明的各个方面进行修正和变形。

例如，图1等的图面中例示的图象数据处理装置或图象数据处理部可以构成集成电路，而且，也可以构成软件处理对应的微计算机单元的一个功能部。若采用后者的示例，则图1等的图面所例示的
15 象数据处理部内的各电路可由具有该电路的功能的功能部来实现。

[发明的效果]

根据本发明，响应图象数据随时间的变化而补正图象数据，以加快液晶的响应速度，并根据周围温度，通过控制图象数据的补正量适当调整液晶的响应速度，因而，即使周围温度发生变化的场合，
20 也可以适当控制液晶的响应速度。

而且，根据本发明，检测出图象数据随时间变化时，暂时压缩图象数据并根据第1解码图象及第2解码图象计算亮度值的变化量，从计算的变化量数据和当前图象数据再现—帧前的图象，从当前图象和再现的—帧前的图象补正当前图象的亮度值，从而，可显著削减
25 用于输出当前图象的—帧前图象的延迟电路内的存储容量，同时可抑制画质的劣化。

图1




图 2




图 3

10. 图象数据补正电路





图 4

图 5





图 6

图 7





图 8

图 9





图 10

图 11





图 12

图 13




图 14




图 16




图 17




图 18




图 19

10B




图 20





图 21

图 22

100




图 23




图 24

10D图象数据补正电路





图 25

图 26




图 27

n-1 帧

				La=100 Lb=100											
	A	B	D		A	B	C	D		A	B	C	D		
a	52	152	52	52	50	150	50	50	a	0	0	0	0	a	52
b	52	152	52	52	50	150	50	50	b	0	0	0	0	b	152
c	48	148	48	48	50	150	50	50	c	0	0	0	0	c	52
d	48	148	48	48	50	50	50	50	d	0	0	0	0	d	148

(A)

(B)

(C)

(G)

(H)

n 帧


				La=100 Lb=100											
	A	B	D		A	B	C	D		A	B	C	D		
a	52	152	52	52	50	150	50	50	a	0	0	0	0	a	52
b	52	152	52	52	50	150	50	50	b	0	0	0	0	b	152
c	48	148	48	48	50	150	50	50	c	0	0	0	0	c	52
d	48	148	48	48	50	50	50	50	d	0	0	0	0	d	148

(D)

(E)

(F)

图 28



1001




图 29

图 30





图 31

图 32




图 33

10D2




图 34




图 35





图 36

图 37




图 38




图 39




图 40




图 41




图 42




图 43




图 44




图 45




图 46

n 帧

	A	B	C	D		A	B	C	D		A	B	C	D
a	50	150	50	50		a	50	—	50	—	a	50	50	50
b	50	150	50	50		b	—	—	—	—	b	50	50	50
c	50	150	50	50		c	50	—	50	—	c	50	50	50
d	50	150	50	50		d	—	—	—	—	d	50	50	50

(A) (B) (C)

n+1 帧

	A	B	C	D
a	50	150	50	50
b	50	150	50	50
c	50	150	50	50
d	50	150	50	50

(D)

